TechInsights 的電源專家一致認(rèn)為 (SiC) 和氮化鎵 (GaN) 產(chǎn)品具有廣泛的系統(tǒng)設(shè)計(jì)應(yīng)用,例如:
碳化硅 (SiC) 和氮化鎵 (GaN) 產(chǎn)品與硅 (Si) 技術(shù) 我們最近分析了東芝最新的“DTMOS VI”超級(jí)結(jié) (SJ) MOSFET,即采用開爾文源的 TOLL 封裝的 TK065U65Z。該器件的額定電壓為 650 V,25°C 時(shí)的電流為 38 A,東芝引述的導(dǎo)通電阻 (R DSON ) 為 51 mΩ。將其轉(zhuǎn)換為我們的芯片測量中的特定導(dǎo)通電阻 (R DSON *A),結(jié)果為 16.81mΩ.cm2。 東芝 DTMOS VI' 超級(jí)結(jié) (SJ) MOSFET、TK065U65Z 顯微圖像和規(guī)格 圖1顯示了器件MOSFET陣列的橫截面,這看起來像一個(gè)標(biāo)準(zhǔn)的垂直MOSFET設(shè)計(jì)。只有在觀察顯示相對(duì)摻雜物濃度的圖2時(shí),才能觀察到SJ結(jié)構(gòu)。 與 DTMOS IV 的比較 2013 年,我們也在 PowerEssentials 報(bào)告中分析了來自 DTMOS IV 代的東芝 TK31J60W 600 V、31 A、25°C SJ-MOSFET。我們對(duì)該器件的裸片測量得出的 R DSON *A 為 18.54 mΩ.cm2,比新器件高約 10%。 盡管結(jié)構(gòu)上大體相似,但代際之間最明顯的兩個(gè)差異是:
圖3 顯示了DTMOS IV器件的柵極通過p型孔突出到N型漂移區(qū),通道是沿著p型孔的界面垂直形成的溝槽。 在DTMOS VI的情況下,柵極位于Si芯片的頂部,與P型柱的邊緣重疊,沿表面形成一個(gè)水平通道。 這里有幾個(gè)對(duì)比鮮明的變化。
顯然東芝已經(jīng)決定平面布局更合適。DTMOS VI 確實(shí)具有較低的R DSON *A,因此在這種情況下,單元布局必須取代由溝槽設(shè)計(jì)實(shí)現(xiàn)的封裝密度。他們選擇這個(gè)的確切原因很難確定,但可能有幾個(gè)因素在起作用:
與寬禁帶(WBG)半導(dǎo)體的競爭力 650V級(jí)別的功率半導(dǎo)體器件的競爭非常激烈,而且會(huì)變得更加激烈。汽車市場的機(jī)遇意味著每一種材料和制造商都在試圖通過獨(dú)特的解決方案獲得優(yōu)勢。雖然SiC和GaN很自然地處于這個(gè)電壓等級(jí),但SJ使硅達(dá)到了這個(gè)水平。在反向偏壓下,電荷平衡柱抵消了MOSFET漂移區(qū)的電荷,允許在漂移區(qū)進(jìn)行更多的摻雜,從而使R DSON值更低,更具競爭力。 那么東芝 DTMOSVI的 R DSON *A 與 WBG 的競爭對(duì)手相比如何呢?圖 4 顯示了 R DSON *A 與擊穿電壓的關(guān)系圖。黃色星形器件是 DTMOS VI,藍(lán)色圓圈代表各種額定電壓的 SiC MOSFET。 顯然在這個(gè)指標(biāo)上它無法競爭,我們已經(jīng)觀察到 600 V SiSJ-MOSFET 的電阻低至 14 mΩ.cm2,很難設(shè)想任何SJ-MOSFET會(huì)低于10 mΩ.cm2,這些器件的擴(kuò)展正接近極限。 硅仍然可以真正保持競爭力的地方在于成本。這些器件通常在8吋甚至12吋晶圓上制造。SiC 仍然只能在 6吋襯底上進(jìn)行批量生產(chǎn),而且起始材料和器件制造成本都更高。因此,雖然 WBG 在性能競賽中領(lǐng)先,但要真正讓硅的未來受到質(zhì)疑,還需要器件制造的成本等效。 關(guān)注創(chuàng)芯人才網(wǎng),搜索職位 關(guān)注創(chuàng)芯大講堂,祝您IC技能更上一層樓! |
|