|
來源：EETOP論壇 及 不忘初心的模擬小牛牛公眾號 作者：131v1vv 相信每一個電子工程師，不管是做芯片、板級還是做應用，都或多或少地接觸到“帶寬”的概念。盡管如此還是在學習和工作實踐中會遇到或多或少的迷惑，這個專題，我試著把和“帶寬”相關的內容做個再學習和總結，希望自己能夠通過這個內容，溫故而知新。 內容提要 1、帶寬相關概念 2、特征頻率fT 3、帶寬和上升時間乘積 4、理想方波 5、開路（短路）時間常數(shù)法 6、級聯(lián)系統(tǒng)的帶寬計算和優(yōu)值 7、帶寬提升方法 帶寬(上） Part1 提到帶寬，通常會有使用到不同的前綴定義，面對這些概念，很多初學者會傻傻分不清。比如-3dB帶寬，單位增益帶寬，開環(huán)帶寬，閉環(huán)帶寬，增益帶寬積等。因此在說明時，為避免歧義，一定要描述清楚。當然大部分時候，帶寬會特指+/-3dB帶寬（簡稱為3dB帶寬，或稱之截止頻率）。后續(xù)本文中如無特殊說明，帶寬就特指的3dB帶寬。 我們都知道對于LTI系統(tǒng)，通常會用波特圖來表征該系統(tǒng)的頻率特性，分為幅度和相位特性，如圖1所示，對于經過一個低通系統(tǒng)的輸入信號，當輸出幅度降為原來的0.707倍（√2/2）時，其信號功率僅剩為原來的一半。而0.707倍的對數(shù)坐標表示就是常說的-3dB位置，可見這還是從信號功率（或能量）的角度來定義的。 圖1 對于放大器來說，有時還會用單位增益帶寬（fu）來表示當增益降低到1時的頻率。對于單極點系統(tǒng)，fu和GBW相等，但是對于多極點的情況，fu通常是小于GBW。 在使用時，經常容易混淆的兩個概念其實就是單位增益和-3dB帶寬。是和系統(tǒng)的應用方式相關的，有個經驗準則，就是開環(huán)看3dB帶寬，閉環(huán)看單位增益帶寬。 Part2 在表征器件高頻特性時，經常會使用特征頻率fT(transit frequency)這個概念，通常定義為當器件的輸出短路小信號電流增益下降為1時的頻率。以MOS器件為例，其包含了Cgs、Cgd、Cdb、Cds等諸多寄生電容。其小信號模型如圖2所示。 圖2 可以計算其電流增益的表達式，并且得到特征頻率的影響因素如圖3。 圖3 當電流增益降為1時，對應的特征角頻率約等于gm/Cgs，可以進一步看到通過提高過驅動電壓，降低溝道長度和使用更高遷移率的工藝得到更高的特征頻率，從而實現(xiàn)更高速的應用。 圖4 當然這和高增益設計時對過驅動電壓和溝道的要求是相反的，也就是高速和高增益設計存在的矛盾。因此在實現(xiàn)高增益寬帶放大器時，我們會采用級聯(lián)方式。 Part3 帶寬畢竟是個頻域概念，為了方便，希望從時域的角度，評估系統(tǒng)的帶寬。我們經常會用到如圖5的經驗公式，該公式闡述了系統(tǒng)的-3dB帶寬對階躍響應的上升時間的影響和相互關系。上升時間tr定義為階躍輸出信號經過10%~90%最大幅度所需的時間。在大多數(shù)情況下，可通過這種方式方便地評估或驗證系統(tǒng)的帶寬。 這個結論可以簡單地從一階系統(tǒng)的階躍響應推導得到，如圖5所示。 圖5 那這個經驗公式是否適用于二階系統(tǒng)的情況那？ 這可以通過二階系統(tǒng)的階躍響應和帶寬計算得到。關于二階系統(tǒng)的階躍響應形式可參見前文溫故而知新之二階系統(tǒng)的描述。這里就不給計算過程了（欠阻尼情況下，需要解超越方程，只能得到數(shù)值解）。直接上結果如圖6所示。 容易觀察到隨著阻尼系數(shù)下降，乘積會下降，存在誤差。但當阻尼系數(shù)大于0.5時，該經驗公式最大誤差約為5%。注意，當阻尼系數(shù)小于1時，上升時間tr定為穩(wěn)態(tài)幅值的10%于首次到達穩(wěn)態(tài)90%的時間差。 圖6 Part4 下邊回顧一下方波信號的特性，如圖7所示。理想方波周期假定為1，占空比為50%，峰峰值為A。其離散頻譜僅包含DC量和諧波成分，偶次諧波幅度都為0。奇數(shù)諧波（n=1、3、5...）的幅度可以表示為2A/(n*pi)。各諧波的初始相位相等。 圖7 還能看到一個有意思的現(xiàn)象，就是所有奇次諧波在t=0處的信號有著最大的信號擺率（直覺上可能錯誤的理解，高頻諧波的信號變化更快，擺率更大），且都相同。這點可以在動圖8中觀察到。 圖8 將圖8中各諧波成分疊加，疊加后的波形會逼近理想方波如圖9所示。我們知道理想方波的上升時間為0，諧波成分的疊加過程中，其上升時間也在逐漸減小。但現(xiàn)實中大部分的系統(tǒng)都表現(xiàn)出了低通特性。也就是帶寬外的頻率成分被嚴重衰減，也可以理解為圖8僅有限n次諧波分量的疊加和。表現(xiàn)在時域就是信號的“沿”變“緩”，也就是上升時間會增加。
那么就有一個問題，如果我們想要發(fā)送一個Clock Pattern的信號，驅動器（Driver）的帶寬需要設置在哪個位置？ 如圖10所示，可以看到，根據(jù)不同的上升時間要求，可以估算出驅動器的帶寬的要求。 圖10 同樣我們在使用示波器測量信號時，一個重要的問題就是到底該選擇多大帶寬？對于傳統(tǒng)模擬示波器，常說的被測信號最大大頻率3倍~5倍帶寬，也基本上就是上述求驅動器帶寬相同的思路。 現(xiàn)代高速數(shù)字示波器是個系統(tǒng)工程，能夠做到高帶寬，離不開高速ADC，而這些可能會用到砷化鎵或磷化銦工藝。并且在過渡帶能夠做到更快的頻率滾降，越來越接近理想矩形濾波器，因此帶寬和測量信號的比例關系也會下降。 帶寬(下） Part5
開（短）路時間常數(shù)的方法，自從學完專業(yè)課后就幾乎沒用過。一來是兩種方法概念和處理方式的對應關系容易混淆，過不了多久就忘了。二來里邊涉及小信號模型的一堆的計算，想想就頭大。對于我這種患有“懶癌”的手殘黨，真的是，方法再好也會束之高閣，碰都不想碰。正因為如此，就成了追（被）求（逼）上（無）進（奈）的好學生的心中的一塊病。所以還是趁著這次總結的機會，回過頭來再仔細的學習思考下。不敢保證理解的完全正確，算是拋磚引玉吧，希望有理解比較透徹的讀者現(xiàn)身說法，多謝啦。 盡管開（短）路時間常數(shù)法【Open (Short) Circuit Time Constant Method】只是一種近似估算高低頻-3dB 帶寬的方法，計算的結果可能會有比較大的誤差，但其通過時間常數(shù)τ，非常直觀的給出了電路節(jié)點中帶寬的限制因素，對于電路設計者能夠定性地提供了優(yōu)化的思路和方向。正因為如此，我們會忽略它在定量估計上的局限。顯然，各種各樣的仿真器卻給不了寶貴的指導意見。 如圖1，從用途上，兩種方法分別用于計算不同的-3dB帶寬點。
圖1 為了從根源上解除我的疑惑，我特地拜讀了Gray & Searle于1969年出版的老古董教材《ELECTRONIC PRINCIPLES Physics, Models, and Circuits》p531~p535，現(xiàn)將其推導思路外加我的一些理解描述如下，感興趣的讀者也可以自己去翻看原書。 對于如圖2的不含儲能元件的線性雙端口網絡（內部如包含獨立源，需置0）?？梢杂肶參數(shù)二端口網絡表示?？梢缘玫讲煌丝诘拈_（短）路電阻的定義式。這也是我們在使用這兩種方式計算時間常數(shù)時，電阻計算，需對其他電容的處理方式的源頭。
圖2 考慮端口電容時，其行列式Δy等于零（書中對這點的解釋我還沒有完全理解），對應的不同階系數(shù)有圖3所示的關系。重點關注一次項常數(shù)項系數(shù)比，次高階和最高階項系數(shù)比與定義的開（短）路時間常數(shù)的關系。
圖3 下面主要考慮高低頻-3dB帶寬的估算值ωh是怎樣聯(lián)系起來的，如圖4。
圖4 對于這兩種方法的計算可以參考gray和Lee的教材中的例子，這里就不列舉了。最后給出個簡單的對比結果，如圖5。
圖5 最后需要糾正的一個概念誤區(qū)就是，“計算的的每一個時間常數(shù)都會對應一個實際極點”，實際上在推導中我們也看到了，這里只有時間常數(shù)的和倒數(shù)或者倒數(shù)和與-3dB帶寬比較接近的聯(lián)系，并沒有必須和實際極點對應的關系。 Part6 先來考慮一個問題，兩個單極點 如圖6所示，假設第一級的主極點為f1，第二級的主極點頻率為kf1，假設k大于等于1。級聯(lián)后整體系統(tǒng)的-3dB帶寬頻率可以根據(jù)公式計算出，如圖7所示。
圖6 當k=1時，相當于相同帶寬的兩級級聯(lián)，總帶寬約為原先的64.36%；而如果級聯(lián)兩級中，次極點頻率是主極點頻率的k=10倍時，級聯(lián)總帶寬是主極點的99.02%，也就是次極點對級聯(lián)系統(tǒng)的帶寬影響可以忽略不計。
圖7 在Lee的《CMOS射頻集成電路設計》的9.7章，看到了，級聯(lián)系統(tǒng)帶寬最大化時，單級最優(yōu)增益為e^0.5＝1.64，但很多時候我們會更加關注功耗表現(xiàn)，那么最低功耗的實現(xiàn)級數(shù)是多少那？ 比如要設計一個驅動最大100fF（總負載電容）的高速放大器，如圖8所示結構。直流增益為40dB，-3dB帶寬為10GHz。 首先考慮如果用單級來實現(xiàn)，即N=1。則根據(jù)增益帶寬積和負載電容，可以得到輸入對管的跨導Gm=2pi*Ctot*GBW=628mS。這里假設對管工作在功耗和性能的均衡點（Gm/id≈10），可以估算總功耗Itot約為2*Gm/10=125.6mA。為滿足直流增益Adc，負載電阻RL值約為159 Ohms。 可以看到，需要125.6mA的功耗，輸入對管的器件尺寸會貢獻不小的負載電容，導致有效驅動的下級電容負載有限。這會是最優(yōu)的結果嗎？那我們考慮下使用多級級聯(lián)實現(xiàn)的情況。這里為方便計算，假設單級的負載電容和最后負載相同都為Ctot，這樣每一級的傳輸函數(shù)是相同的。
圖8 考慮如果用2級級聯(lián)實現(xiàn)，單級增益只需20dB，-3dB帶寬只需15.5GHz（15.5*0.64≈10）。同樣可以根據(jù)GBW得到跨導Gm=98mS。單級尾電流Itail=19.6mA。兩級總功耗為39.1mA。比用單級實現(xiàn)總功耗降低了約70%。 同樣，如圖9所示，當級數(shù)N增加時，存在優(yōu)值3使總體功耗最小。設計中N取2~4都是比較合適的。
圖9 應用Lee關于級聯(lián)帶寬最大化的結論，單級最優(yōu)增益1.64倍對應需要9.2級，按照9級算。每級帶寬約為60GHz，GBW約為98GHz，總電流約為12mA總功耗約為108mA。從總功耗角度看，級數(shù)為9并非優(yōu)值。 Part7 在模擬和射頻中，對于高頻信號的處理，總會希望放大電路能夠有足夠高的帶寬。其中最常用到的方法就是通過引入電感并利用LC的諧振。 先看一個簡單的基于電感并聯(lián)峰化（shunt peaking）技術的共源放大電路，如圖10，里邊定義了RC帶寬ω0 直觀來看，在頻率ω0
圖10 當電感值為0時，m→∞，近似為RC負載；當電感值L=∞，m→0，近似為LC負載。圖11所示的并聯(lián)諧振在不同m取值處的幅頻參數(shù)曲面及幅度為0.707平面。x軸為歸一化對數(shù)坐標ω/ω0，y軸為線性坐標參數(shù)m，z軸為歸一化線性坐標幅度Mag。圖中紅色的等高線分別為1和0.707。
圖11 可以看到，當m很小時，頻域幅度會有很高的尖峰，且?guī)捼吔谧钚≈?.414倍。盡管對于大多數(shù)放大器不希望出現(xiàn)頻域增益的過沖，但在一些場合比如均衡信道損失的線性均衡器，就會利用到諧振峰值前一段的增益提升效果。 隨著m增加，帶寬會先增大后減小并穩(wěn)定到ω0。不同的電感L取值，可以得到最大帶寬，最佳群延時，最大平坦帶寬，實際應用中根據(jù)需要最大可以達到1.85倍的帶寬拓展效果。 同樣考慮圖12中的串聯(lián)諧振。同樣對于定義的參數(shù)m取不同值有圖13的幅頻參數(shù)曲面。
圖12 對串聯(lián)諧振，當m從0增大到∞過程中，帶寬從0增大到1.41倍最大值最終穩(wěn)定在ω0處。
圖13 最后再考慮稍微復雜的三諧振（Tripple Resonance）結構，如圖14。這里定義了輸出節(jié)點電容比例參數(shù)p，電感比例k?？梢钥吹絺骱?個零點，4個極點。
圖14 圖15給出了固定參數(shù)p=0.5（輸出節(jié)點和電感tap節(jié)點電容相等），k=1（并聯(lián)和串聯(lián)電感相等）條件下的幅頻參數(shù)曲面。 可以看到m存在一個優(yōu)值區(qū)間，能夠使帶寬達到3~5倍。帶寬拓展效果比較明顯。
圖15 當然實際的金屬線圈電感的Q值有限，可能會導致實際帶寬拓展效果比上述模型的理論值要小。需要在實際應用中對電感進行更詳細的建模進行仿真驗證。 除了上面的模型，還有T-coil結構的模型，使用有源電感和零點補償?shù)姆绞酵卣箮挘抻谄?，有機會再詳細分析。 希望通過這兩期【帶寬（上,下）】內容，大家能夠增強大家對與帶寬的相關關的概念的有更多理解和收獲。歡迎大家前往論壇討論：http://bbs./thread-840733-1-1.html
|
|
|
來自： 畢杰lb7q1kq7pr > 《待分類》
