01  前段工藝（器件制造）

器件制造就是在單晶硅片上通過光刻、刻蝕，離子注入，濺射、化學(xué)氣相沉積，物理氣象沉積、化學(xué)機械拋光、晶圓整平等工藝步驟，制造出被我們稱為功能細胞的晶體管、電阻、電容、二極管等。這一部分這里不再展開，感興趣的同學(xué)可以自行百度了解。

BEOL是連接晶體管及焊盤的結(jié)構(gòu)，主要由金屬線、介電材料、過孔組成的多層堆疊結(jié)構(gòu)。每一層中都包含有大量用于傳輸信號的金屬互聯(lián)線，互聯(lián)線的周圍用用低介電系數(shù)絕緣材料填充，以降低金屬線間的寄生電容，從而降低信號傳輸?shù)难舆t。橫著的金屬互聯(lián)，我們叫作Line；豎著的金屬互聯(lián)，我們叫作Via。在IC制造構(gòu)造BEOL形成Cu金屬互聯(lián)的流程，是先沉積出整層絕緣材料，接下來刻蝕出來用于形成line或者vias的凹槽，然后往里填入金屬形成互聯(lián)，這部分主要采用的工藝為大馬士革工藝（Damascene）。

不同層中互聯(lián)線的功能和排布會有所不同，層的類型包括局部互連線（Mx）、中間互連線（My）和（半）全局互連線（Mz）等。BEOL結(jié)構(gòu)總的層數(shù)可以多達15層，其中Mx層數(shù)在3到6層之間。在先進的制程節(jié)點中，每一層的厚度取決于金屬層的順序和其在堆棧中的作用，從幾百納米到一微米不等。通常，靠近晶體管層的金屬層（較低層）可能會更薄一些，用于精細的信號傳輸，而遠離晶體管層的金屬層（較高層）一般會更厚，用于電源分配或長距離的信號傳輸。下面這張圖是一個十層BEOL的SEM（掃描電子顯微鏡）表征截面。金屬互聯(lián)填充均為Cu，其中1x 和 2x 層中塞在Cu之間的絕緣材料為SiCOH（氧化碳硅），6x 層中的絕緣材料為FTEOS（氟化四乙氧基硅烷）。

隨著制造工藝的提升，金屬的尺寸越來越小，加上介電材料的低導(dǎo)熱性，BEOL的熱阻變大。在3DIC中，隨著焊接厚度的減薄，BEOL的熱阻成為3DIC中最主要的熱阻。過往的研究中BEOL的等效導(dǎo)熱系數(shù)不一：0.7-3.3W/mK、2-12W/mK、0.1-10W/mK，差異較大。畢竟，BEOL是Die level的設(shè)計，類似封裝級的基板、板級的PCB，對這類結(jié)構(gòu)的精準模擬還是較難的。

03 從晶體管到PCB

下圖給出了前段工藝FEOL和后段工藝BEOL的結(jié)構(gòu)示意圖，先在硅基底上制造晶體管，然后通過金屬互連將它們連接起來并引出到芯片的PAD。

通過鍵合線Bond Wire將芯片的PAD連接到封裝基板或者引線框架，然后再連接到外部引腳。根據(jù)引腳的排列方式，可分為BGA，CGA，QFP，LCC，SOP，DIP等多種封裝形式。

此外，還有一種倒片封裝方式（Flip-Chip），即舍棄引線，在芯片頂側(cè)形成焊球，然后將芯片翻轉(zhuǎn)貼到對應(yīng)的外部電路的基板上，利用加熱熔融的焊球?qū)崿F(xiàn)芯片與基板焊盤結(jié)合。相對引線鍵合（Wire Bonding）封裝而言，倒片封裝方式可以實現(xiàn)更高的傳輸速度和更低的延遲時間，而且背面無需塑封，直接接觸散熱器，散熱效果也會更好，廣泛應(yīng)用于高性能處理器（如CPU和GPU）以及其他要求高密度互連和緊湊尺寸的集成電路封裝。

（該圖對倒裝的描述應(yīng)該夠形象了吧。。。）

想要將很多芯片疊起來，實現(xiàn)他們之間的互聯(lián)，可以采用下面左圖所示方案，每一層都通過引線鍵合連到最下面的基板上，通過基板來實現(xiàn)芯片間的互連。但是這種方案沒有很好地利用垂直空間，引線太多且比較長，信號傳輸比較慢。于是人們就發(fā)明出了能打穿整個芯片體的通孔技術(shù)，并在孔內(nèi)填充Cu,進行疊層芯片之間的互聯(lián)，被稱作TSV（Through Silicon Via）技術(shù)。TSV的引入使得裸片之間可直接互連，而不需要通過大量的引線在基板上再實現(xiàn)互連，可以提高更高密度的集成、以及更快的信息傳輸速度，最典型的應(yīng)用就是HBM儲存。

最后，我們給出一張從晶體管（Transistor）到PCB的集成全圖，如下所示：晶體管（NMOS或PMOS）在硅基底上制造完成后，通過接觸孔連接到芯片上的金屬布線，再連接到芯片的Pad，然后通過RDL連接到3D TSV，通過uBump連接到硅轉(zhuǎn)接板上的RDL和2.5D TSV，再通過Bump連接到封裝基板，然后通過封裝基板上的連線和過孔連接到BGA，最后連接到PCB上的布線和過孔。