1.基本防反小結(jié)

防反電路的基本類型有如下圖10-1三種：

第一種是串接肖特基二極管。這種方式的優(yōu)點(diǎn)是簡(jiǎn)單，成本低，但損耗較大，一般用于電流不超過(guò)2至3A的小電流應(yīng)用。

第二種是高邊串聯(lián)PMOS。這種方法的驅(qū)動(dòng)電路簡(jiǎn)單，當(dāng)電源正接時(shí)，PMOS溝道導(dǎo)通壓降小，損耗和溫升低。當(dāng)電源反接時(shí)，PMOS溝道關(guān)閉寄生體二極管，實(shí)現(xiàn)防反的功能。缺點(diǎn)是PMOS成本較高，一般用于電流超過(guò)3A以上的大電流應(yīng)用場(chǎng)合。

第三種是在低邊串聯(lián)NMOS。這種方式柵極驅(qū)動(dòng)電路簡(jiǎn)單，且NMOS成本較低，其工作原理和PMOS類似。但由于這種防反結(jié)構(gòu)，使得電源地和負(fù)載地被分割。

圖10-1：三種基本防反電路

2.PMOS防反接

如圖10-2是傳統(tǒng)的采用PMOS做防反功能的電路設(shè)計(jì)，PMOS的G極接電阻到GND，當(dāng)輸入端接正向電壓時(shí)，電流流過(guò)PMOS的體二極管到負(fù)載端。

圖10-2：傳統(tǒng)PMOS防反，起始階段電流流向

如圖10-3所示，當(dāng)正向電壓高于PMOS的門限閾值，自驅(qū)效應(yīng)下主溝道導(dǎo)通，PMOS的VDS壓降變低，電流都從主溝道流過(guò)，從而實(shí)現(xiàn)低損耗。

圖10-3：傳統(tǒng)PMOS防反，溝道打開階段電流流向

如圖10-4所示，一般我們會(huì)在門級(jí)和源極之間接穩(wěn)壓管，防止輸入電源波動(dòng)時(shí)，柵源極VGS出現(xiàn)過(guò)壓擊穿PMOS。

圖10-4：傳統(tǒng)PMOS方案優(yōu)化設(shè)計(jì)

圖10-5：PMOS防反接

如圖10-5所示為一個(gè)完整的高側(cè)端PMOS防反接保護(hù)電路，當(dāng)接口電源正常接入，所以MOS的GS兩端電壓=VIN-0.7V（體二極管壓降電壓）。這個(gè)電壓大于MOS管的VGSTH，MOS管即導(dǎo)通，導(dǎo)通后體二極管相當(dāng)于被短路，0.7V的壓降便不復(fù)存在，R1為L(zhǎng)ED的分壓限流電阻，并且LED會(huì)被點(diǎn)亮，提示電源接入正常（也可以設(shè)計(jì)成反接點(diǎn)亮LED）。當(dāng)電源反接時(shí)，PMOS的GS兩端電壓始終是正值，MOS無(wú)法導(dǎo)通。其中Rg是降低NMOS導(dǎo)通時(shí)的脈沖電流和分壓，穩(wěn)壓二極管D是避免當(dāng)輸入電壓過(guò)高時(shí)導(dǎo)致GS兩端電壓超過(guò)額定值，損壞MOS，假設(shè)GS兩端電壓過(guò)高，D會(huì)進(jìn)入反向擊穿工作模式，那么在一定反向電流范圍內(nèi)反向電壓不隨反向電流變化，以此來(lái)穩(wěn)住GS兩端的最大電壓值不超過(guò)額定VGS。

3.PMOS防反接的缺點(diǎn)

基本PMOS防反電路具有如下兩個(gè)缺點(diǎn)：缺點(diǎn)一系統(tǒng)待機(jī)電流較大。因?yàn)镻MOS的體二極管朝向Rload，PMOS防反電路自始至終由穩(wěn)壓管和限流電阻R組成的VGS驅(qū)動(dòng)（G極有電流流向GND）和保護(hù)電路都存在暗電流消耗，如圖10-6所示，限流電阻R的選擇將影響整體的待機(jī)功耗。

圖10-6：漏電流的產(chǎn)生

可能有人會(huì)提出提高R的取值，降低系統(tǒng)的待機(jī)電流，事實(shí)上，限流電阻R的取值不宜過(guò)大。一方面，普通穩(wěn)壓管的正常鉗位電流基本mA級(jí)，如果限流電阻過(guò)大，穩(wěn)壓管沒(méi)辦法可靠導(dǎo)通，其鉗位的性能大打折扣，VGS存在過(guò)壓的風(fēng)險(xiǎn)。另一方面，限流電阻越大，PMOS的驅(qū)動(dòng)電流越小，其開通和關(guān)斷的過(guò)程就越慢。當(dāng)輸入電壓存在波動(dòng)時(shí)，PMOS可能長(zhǎng)時(shí)間處于線性區(qū)，線性區(qū)MOS未完全導(dǎo)通，Rdson會(huì)變大，導(dǎo)致PMOS出現(xiàn)過(guò)溫問(wèn)題。

缺點(diǎn)二存在反灌電流。采用PMOS做防反電路設(shè)計(jì)，在做輸入電源跌落測(cè)試時(shí)，如ISO16750。PMOS在輸入電壓跌落時(shí)保持導(dǎo)通，此時(shí)系統(tǒng)電容電壓會(huì)使得電源極性反轉(zhuǎn)，從而導(dǎo)致系統(tǒng)電源故障并觸發(fā)中斷功能。在做輸入疊加交流電壓測(cè)試時(shí)，如ISO16750-4.4測(cè)試，由于PMOS完全導(dǎo)通，同樣存在電流反灌的現(xiàn)象，導(dǎo)致電解電容反復(fù)充放電，電解電容存在過(guò)熱隱患。

注意MOS的體二極管的朝向，因?yàn)樾枰婪唇?，如果體二極管朝向Vin，一旦反接，電流就會(huì)從GND--->體二極管--->Vin，直接相當(dāng)于短路，不會(huì)起到防反接的作用，這一點(diǎn)PMOS和NMOS都一樣（SCD-9：如何使用NMOS設(shè)計(jì)防反電路）。