絕對(duì)最大額定值”與“工作范圍”之間有何區(qū)別？

絕對(duì)最大額定值

為維持IC的壽命和可靠性，即使是瞬間也不能超過(guò)額定值。

工作范圍

必須遵守這些電氣條件，以確保正常運(yùn)行。
如果超出任一工作范圍，則無(wú)法保證IC的運(yùn)行。請(qǐng)務(wù)必在各工作范圍內(nèi)使用IC。如果很難做到這一點(diǎn)，請(qǐng)選擇具有適當(dāng)工作范圍的其它IC。

容限功能介紹

“容限”（*）一詞意味著能夠耐受指定的條件。一些CMOS邏輯IC系列具有輸入和輸出容限功能以及輸出掉電保護(hù)功能（*）。
電子元件包含多個(gè)IC，這些IC有時(shí)在不同的電壓域（例如，3.3V電壓和5V電壓域）內(nèi)運(yùn)行。在這種情況下，您需要具有輸入和輸出容限功能以及電平轉(zhuǎn)換功能（稍后說(shuō)明）的CMOS邏輯IC。許多移動(dòng)設(shè)備都有局部掉電功能，此功能可關(guān)閉未使用的邏輯模塊以省電并延長(zhǎng)電池工作時(shí)間。為實(shí)現(xiàn)局部掉電，需具備輸出掉電保護(hù)功能。

• 輸入容限功能：當(dāng)VCC活動(dòng)（在工作電壓范圍內(nèi)）或VCC＝0時(shí)，此功能可防止當(dāng)輸入電壓高于供電電壓（VCC）時(shí)，電流流入IC*。但不允許在輸入引腳上施加高于最大工作電壓的電壓。

輸出引腳的容限功能更復(fù)雜。CMOS邏輯IC的輸出電路為圖騰結(jié)構(gòu)，由一對(duì)P溝道和N溝道MOSFET組成。因此，大多數(shù)CMOS邏輯IC在活動(dòng)狀態(tài)下不允許將外部電壓施加至輸出引腳。如果對(duì)輸出端施加電壓，它會(huì)與電源或GND短路，從而可能導(dǎo)致IC損壞。

*）在某些情況下，容限和掉電保護(hù)可以互換使用。輸入容限有時(shí)稱為輸入掉電保護(hù)，輸出掉電保護(hù)有時(shí)稱為輸出容限。

• 輸出容限功能：對(duì)于具有禁用模式的CMOS邏輯IC，當(dāng)IC處于高阻態(tài)時(shí)，此功能可防止電流通過(guò)輸出引腳流入IC。但是當(dāng)輸出引腳啟用（高或低）時(shí)，不允許向輸出引腳施加高于供電電壓的電壓。如果對(duì)輸出端施加電壓，輸出將與電源或GND短路，從而可能導(dǎo)致IC損壞。
  同樣對(duì)于開(kāi)漏IC，即使在輸出MOSFET關(guān)斷時(shí)向輸出端施加高于供電電壓的電壓，電流也不會(huì)從輸出引腳流入IC。因此，雖然未特別說(shuō)明，但漏極開(kāi)路輸出可視為具有輸出容限功能。
  但是即使是具有輸出容限功能的CMOS邏輯IC，也不允許向輸出端施加高于最大工作電壓的電壓。

• 掉電保護(hù)（*）：當(dāng)工作電壓范圍內(nèi)的電壓施加至輸出端且電源關(guān)閉（VCC＝0V）時(shí)，此功能可防止電流通過(guò)輸出引腳流入IC。無(wú)論IC是否處于禁用模式，掉電保護(hù)都能發(fā)揮作用。

下圖顯示了在輸入側(cè)和輸出側(cè)均配備二極管的典型CMOS邏輯IC的等效電路。輸入側(cè)的二極管專門(mén)用于ESD保護(hù)。輸出側(cè)的二極管則為非專用的寄生二極管。如果施加高于VCC的電壓或在IC關(guān)斷時(shí)施加電壓，輸入端與電源之間的二極管以及輸出端與電源之間的二極管可能會(huì)導(dǎo)通。在這種情況下，IC可能會(huì)被由此產(chǎn)生的大電流損壞。盡管輸出端不直接連接電源線，但其可能連接總線系統(tǒng)中的另一個(gè)總線輸出端。

無(wú)輸入容限和掉電保護(hù)功能的CMOS邏輯IC的等效輸入／輸出電路

使用輸入容限功能進(jìn)行電平轉(zhuǎn)換：
輸入容限功能可用于降低高電平電壓。例如，我們來(lái)考慮下如何使用VHC系列的IC將HC系列的邏輯IC的輸出電壓從5V降壓至3.3V。
對(duì)于降壓轉(zhuǎn)換，應(yīng)注意以下特性。（以下數(shù)值適用于VHS系列。）

• 輸入電壓（見(jiàn)工作范圍表）VIN（最大值）：5.5V
• 前級(jí)IC的最大低電平電壓以及電平轉(zhuǎn)換IC的低電平輸入電壓（見(jiàn)電氣特性表），VIL（最大值）：VCC×0.3V
• 使用降壓電壓（本示例中為3.3V）作為電平轉(zhuǎn)換CMOS邏輯IC的供電電壓。

最大輸入電壓不得超過(guò)數(shù)據(jù)表的工作范圍表中顯示的數(shù)值。此外，最大低電平輸入電壓必須低于電氣特性表中顯示的數(shù)值（VIL）。
只要注意上述特性，就能輕松完成邏輯信號(hào)的電平轉(zhuǎn)換，具體如下圖所示。
但是請(qǐng)注意，5V和3.3V IC的閾值電壓有區(qū)別。因此，邏輯信號(hào)的占空比可能會(huì)因電平轉(zhuǎn)換而相應(yīng)變化。
如果這存在問(wèn)題，請(qǐng)使用東芝的雙電源電平轉(zhuǎn)換器，該轉(zhuǎn)換器可在不影響占空比的情況下進(jìn)行電平轉(zhuǎn)換。

我應(yīng)按什么順序?qū)ê完P(guān)斷電源信號(hào)及輸入信號(hào)？

TC74HC/HCT的輸入／輸出等效電路

下圖顯示了TC74HC/HCT系列的I/O等效電路。

為滿足絕對(duì)最大額定值，必須按以下順序進(jìn)行上電：

（1）連接GND
（2）連接VCC（ON）
（3）連接輸入信號(hào)（導(dǎo)通）

如果先輸入輸入信號(hào)，在無(wú)輸入容限功能的IC中，不必要的電流可能會(huì)流向輸入端，從而損壞IC或設(shè)備。
對(duì)于關(guān)斷順序，按相反的順序執(zhí)行上電順序。
TC74VHC/VHCT、TC74LCX、TC74VCX（從輸入端至電源的正向無(wú)輸入保護(hù)二極管）等具有輸入容錯(cuò)功能的產(chǎn)品，即使在未上電的情況下也可施加輸入信號(hào)。因此，無(wú)需執(zhí)行（2）和（3）的加載順序。

Vcc與GND之間是否需要去耦電容？

圖：在Vcc與GND之間插入去耦電容的示例

信號(hào)開(kāi)關(guān)產(chǎn)生的尖峰電流會(huì)導(dǎo)致VCC和GND反彈，從而使輸出過(guò)沖或欠沖，或過(guò)度輸出延遲。為避免這類情況，有必要降低高頻電流的VCC和GND線的阻抗。
具體而言，VCC和GND線應(yīng)又粗又短，并且最好在每個(gè)IC的電源引腳附近插入一個(gè)去耦電容（0.01μF至0.1μF），起到高頻濾波器的作用。去耦電容器應(yīng)盡量靠近每個(gè)IC。距離過(guò)遠(yuǎn)不僅會(huì)降低效用，還可能輻射IC的開(kāi)關(guān)噪聲。
對(duì)于低頻濾波，每個(gè)電路板通常使用一個(gè)10μF至100μF的電容。

是否可以將通用CMOS邏輯IC的未使用輸入端保持開(kāi)路狀態(tài)？

連接VCC或GND的CMOS邏輯IC的未使用輸入端

通常，所有未使用的輸入端均應(yīng)連接VCC或GND。
但是可配置為輸出端（例如，總線引腳）的雙向總線緩沖器（例如，功能245）的任何引腳都應(yīng)通過(guò)上拉電阻連接VCC或通過(guò)下拉電阻連接GND。建議將緩沖器的兩端上拉或下拉至相同電位，以避免不必要的電流流動(dòng)。但必須使具有總線保持功能的輸入引腳（例如，TC74VCXHxxx系列的IC的輸入引腳）保持開(kāi)路狀態(tài)。即使對(duì)于典型的CMOS邏輯IC，當(dāng)其電源打開(kāi)時(shí)，由于寄生電容（大約幾毫安）引起的大浪涌電流也可能是一個(gè)問(wèn)題。為提高系統(tǒng)可靠性，防止器件損壞和其它故障，其輸入端可通過(guò)一個(gè)上拉電阻連接VCC或通過(guò)一個(gè)下拉電阻連接到GND。

由于CMOS邏輯具有非常高的輸入阻抗，因此由于周邊電場(chǎng)的影響，任何開(kāi)路輸入都可能導(dǎo)致錯(cuò)誤的輸出值。此外，直通電流可能會(huì)在VCC與GND的中點(diǎn)流動(dòng)，導(dǎo)致電源電流增大，在最壞的情況下會(huì)導(dǎo)致器件損壞。
除非數(shù)據(jù)表中另有說(shuō)明，否則在操作無(wú)總線保持功能的所有輸入時(shí)請(qǐng)務(wù)必留意這些注意事項(xiàng)。

雙向總線緩沖器的未使用雙向引腳上拉至VCC或下拉至GND

什么是總線保持？

總線保持電路架設(shè)在IC的數(shù)據(jù)輸入端?？偩€保持電路由反饋回路中的兩個(gè)反向器組成，當(dāng)輸入引腳處于開(kāi)路狀態(tài)（即懸空）時(shí)保持（鎖存）其最后已知的狀態(tài)。下圖顯示了總線保持電路的等效電路。

對(duì)于CMOS邏輯電路，如果未使用的輸入引腳保持開(kāi)路或懸空，則它們會(huì)呈現(xiàn)高阻態(tài)。通

常，可通過(guò)連接外部上拉電阻或下拉電阻防止出現(xiàn)這種情況，因?yàn)楦咦钁B(tài)會(huì)導(dǎo)致輸入電容被漏電流逐漸充電，最終同時(shí)導(dǎo)通輸入P溝道和N溝道MOSFET，從而導(dǎo)致意外的電流或異常振蕩。
相反，總線保持電路采用一個(gè)背面連接輸入端的弱反饋門(mén)來(lái)保持最后的輸入狀態(tài)，直到其下次改變狀態(tài)。
因此，帶有總線保持電路的IC無(wú)需外部上拉電阻。此外，與使用上拉電阻相比，總線保持電路有助于降低耗電量，因?yàn)榭偩€保持電路在輸入端呈現(xiàn)高阻態(tài)之前立即保持輸入狀態(tài)。
總線保持電路具有以下兩個(gè)電氣特性：1）總線保持輸入最小驅(qū)動(dòng)保持電流（II(HOLD)）指定總線保持電路可供給器件或總線的最小電流；及2）總線保持輸入過(guò)驅(qū)動(dòng)電流改變狀態(tài)（II(OD)），指定改變總線保持電路中保持的狀態(tài)所需的最小過(guò)驅(qū)動(dòng)電流。下面給出了數(shù)據(jù)表中顯示的總線保持特性的一個(gè)示例。

具有總線保持功能的總線收發(fā)器（TC74VCXH16245FT）的保證總線保持輸入電流（單位：μA）

是否可以將通用CMOS邏輯IC的未使用輸出端保持開(kāi)路狀態(tài)？

可將未使用的輸出端保持開(kāi)路狀態(tài)。

但由于開(kāi)路未端接且有全反射，如果出現(xiàn)電磁干擾（EMI）問(wèn)題，可串聯(lián)一個(gè)幾十pF的電容器和一個(gè)幾十歐的電阻，以交替端接該電路。

具有緩慢上升沿或下降沿的輸入端是否有任何參考？

在數(shù)據(jù)表中，通用CMOS邏輯IC的上升和下降時(shí)間均在保證其功能操作的工作范圍內(nèi)指定的。
請(qǐng)?jiān)诠ぷ鞣秶鷥?nèi)使用CMOS邏輯IC，以防止由于輸出振蕩等引起的故障。
如果向輸入端施加緩慢上升或下降信號(hào)（低擺率信號(hào)），開(kāi)關(guān)過(guò)程中會(huì)出現(xiàn)尖峰電流，導(dǎo)致VCC和GND反彈，從而可能導(dǎo)致輸出振蕩或故障。

使用帶有施密特觸發(fā)器輸入端的IC實(shí)現(xiàn)緩慢變化的輸入。然而，如果輸入變化過(guò)慢，即使是帶有施密特觸發(fā)器輸入端的IC也可能無(wú)法抑制電源線或信號(hào)線上的噪聲，從而導(dǎo)致輸出振蕩或不穩(wěn)定。

將電容器連接到輸出端是否可以？

[圖1：將大電容器連接至輸出端]

如果在CMOS器件上連接大電容器，則在切換至輸出模式（“H”?“L”、“L”?“H”）時(shí)可能會(huì)流過(guò)充電／放電大電流，進(jìn)而導(dǎo)致故障。在最壞的情況下，這種大電流可能會(huì)導(dǎo)致內(nèi)部接線熔融甚至斷線。此外，如果電源驟然關(guān)斷，由于電容的充電／放電，大于指定值的電流可能流向輸出寄生二極管。建議將輸出引腳上的電容性負(fù)載保持在500pF以下。如果超過(guò)該值，請(qǐng)插入一個(gè)電阻器以限制充電和放電電流，具體如圖1所示。在這種情況下，請(qǐng)注意輸出信號(hào)會(huì)出現(xiàn)延遲。

[圖2：將大電容器連接至TCTC4000系列和TC74HC/AC系列的輸入端]

TC4000系列和TC74HC/AC系列等不具備輸入容限功能的器件，也不應(yīng)同時(shí)驅(qū)動(dòng)大電容性負(fù)載，因?yàn)槿绻P(guān)斷時(shí)間很短，電流可能流過(guò)輸入保護(hù)二極管。
因此建議將連接輸入引腳的負(fù)載電容保持在500pF以下。如果超過(guò)該值，請(qǐng)插入一個(gè)電阻器，具體如圖2所示。請(qǐng)注意，在這種情況下，輸入信號(hào)也會(huì)延遲。