為各種邏輯和內(nèi)存工藝節(jié)點(diǎn)建立一個(gè)按工具類型劃分的半導(dǎo)體工廠資本支出模型，需要跟蹤光刻支出如何隨著各種節(jié)點(diǎn)縮小而演變。從28nm開始，到第一代FinFET節(jié)點(diǎn)發(fā)展到第一個(gè)EUV節(jié)點(diǎn)，再到第一個(gè)Gate All Around Nanosheet節(jié)點(diǎn)（3nm和2nm）。不同的節(jié)點(diǎn)光刻花費(fèi)的百分比有很大不同。

不同工藝節(jié)點(diǎn)光刻占成本的對比，來源ASML

光刻支出與沉積與蝕刻的演變對ASML、Lam Research、Applied Materials、Tokyo Electron等公司的相對表現(xiàn)有很大影響。在進(jìn)行研究時(shí)，最重要的一個(gè)方面是每單位成本每個(gè)DUV或EUV層的曝光量以及它們的數(shù)量。

傳統(tǒng)觀點(diǎn)認(rèn)為，更大的模具成本會成倍增加。較大的芯片尺寸會增加成本，因?yàn)槿毕莞锌赡苡绊戄^大的芯片。這是Chiplet革命背后的主要驅(qū)動力之一。

這種傳統(tǒng)的思維過程可能是完全錯(cuò)誤的。讓我們使用一個(gè)帶有圖片的假設(shè)示例來解釋較小的模具如何制造成本更高。

假設(shè)一個(gè)Fabless設(shè)計(jì)團(tuán)隊(duì)正在決定是制作單個(gè)大型單片芯片還是2個(gè)小芯片MCM設(shè)計(jì)。左邊是一個(gè)裝滿25mmx32mm、800mm2芯片的晶圓。右邊是一個(gè)裝滿13.5mmx32mm、432mm2芯片的晶圓。2個(gè)小芯片設(shè)計(jì)每個(gè)小芯片的硅只增加8%，這與AMD使用其當(dāng)前小芯片CPU所經(jīng)歷的開銷相似。盡管兩個(gè)節(jié)點(diǎn)已被模擬為每平方厘米具有相同數(shù)量的缺陷(0.1)，但兩種設(shè)計(jì)之間無缺陷的裸片數(shù)量差異很大。單片設(shè)計(jì)每個(gè)晶圓有30個(gè)優(yōu)質(zhì)裸片，而Chiplet MCM設(shè)計(jì)每個(gè)晶圓有79個(gè)優(yōu)質(zhì)裸片。假設(shè)所有有缺陷的模具都必須作廢。如果沒有芯片良率收獲，設(shè)計(jì)公司單片設(shè)計(jì)每片晶圓只能賣30個(gè)產(chǎn)品，而chiplet MCM設(shè)計(jì)可以賣39.5個(gè)。

通過使用Chiplet和MCM，每個(gè)晶圓的產(chǎn)品數(shù)量增加了約30%。如果假設(shè)每個(gè)晶圓的成本為17000美元，那么單片無缺陷硅芯片的成本為567美元，而Chiplet MCM每個(gè)無缺陷硅芯片的成本為215美元，而兩個(gè)則為430美元。顯然，如果我們忽略任何功耗、芯片收獲和封裝成本差異，設(shè)計(jì)團(tuán)隊(duì)?wèi)?yīng)該選擇Chiplet MCM，因?yàn)樗鼈兛梢詾槊總€(gè)產(chǎn)品節(jié)省 136 美元。

那么Chiplet的MCM真的會節(jié)省成本嗎？

在這個(gè)假設(shè)場景中，假設(shè)產(chǎn)品使用代工5nm級節(jié)點(diǎn)。假設(shè)這家代工廠以約17000美元的價(jià)格出售這些晶圓，毛利率約為50%。以下是按消耗品或工藝步驟劃分的成本細(xì)分，包括工具折舊、維護(hù)成本、電力使用、員工成本分配等。

這些數(shù)字與實(shí)際數(shù)字可能相差很多，但一致的是最大核心成本是光刻。光刻占加工晶圓成本的近1/3。光刻成本只是一個(gè)平均假設(shè)，根據(jù)選擇的裸片尺寸，它可能會有很大差異。

光刻工具會不加選擇地在晶圓上曝光。它需要知道在哪里用光刻曝光，在哪里不曝光。光掩模是包含芯片設(shè)計(jì)從而阻擋光線或允許光線通過以曝光晶片。領(lǐng)先的5nm代工設(shè)計(jì)將有十幾個(gè)EUV光掩模和另外幾十個(gè)DUV光掩模。這些光掩模中的每一個(gè)都對應(yīng)于晶圓上的一個(gè)特征或特征的一部分，并且對于每個(gè)芯片設(shè)計(jì)都是唯一的。通過光刻和所有其他工藝步驟的循環(huán)，一家代工廠可以在大約10周的時(shí)間內(nèi)在晶圓上制造出特定的5nm芯片。

DUV光掩模

標(biāo)準(zhǔn)光掩模為104mmx132mm。然后，光刻工具通過光掩模曝光，以4倍放大率在晶圓上打印特征。該區(qū)域?yàn)?6mmx33mm。大多數(shù)設(shè)計(jì)不能與26mmmmx33毫米完美對齊。

通常，芯片設(shè)計(jì)較小，因此光掩模可以包含多個(gè)與上圖相同的設(shè)計(jì)。即使這樣，大多數(shù)設(shè)計(jì)也不能完美地適應(yīng)26mmx33mm的面積，因此通常該光掩模的一部分也沒有曝光。

如果芯片是12mmx16mm，可以在每個(gè)掩模版上安裝4個(gè)芯片。這里的標(biāo)線利用率非常高，因?yàn)橹挥幸恍〔糠謽?biāo)線沒有曝光。對于25mmx32mm的單片芯片，我們在狹縫和掃描方向上不使用1mm。那個(gè)標(biāo)線的利用率同樣很高。對于Chiplet，它是13.5mmx32mm。該模具太大，無法在標(biāo)線板上并排放置2個(gè)模具，因此每個(gè)標(biāo)線板只能有1個(gè)模具。下圖顯示了上述示例的一些可視化。

光罩利用率低有什么問題？

當(dāng)我們縮小到晶圓級處理過程時(shí)，光罩利用率成為一個(gè)巨大的成本問題。放置在光刻工具和工具中的晶圓一次暴露晶圓1標(biāo)線片場的一部分。如果使用完整的26mmx33mm掩模版，則光刻工具以最少的步驟數(shù)跨過300mm晶圓，12個(gè)掩模版區(qū)域?qū)捄?0個(gè)掩模版區(qū)域高。如果分劃板利用率較低，則工具必須在每個(gè)方向上更多次跨過晶圓。

當(dāng)比較單晶圓上的25mmx32mm單片芯片與13.5mmx32mmChiplet MCM設(shè)計(jì)時(shí)，Chiplet需要的步驟是單片設(shè)計(jì)1.875倍。

現(xiàn)代DUV和EUV工具具有狹縫和掃描功能。狹縫（26毫米）就是曝光的部分，光刻機(jī)掃描（33毫米）穿過十字線區(qū)域。下面這張來自ASML的關(guān)于High-NA EUV的gif展示了這個(gè)概念。使用High-NA EUV，狹縫最大仍為26mm，但掃描路徑減半。生產(chǎn)力的主要損失是晶圓臺必須移動的速度。

想象一下，如果相反，狹縫減半。吞吐量影響會大得多。將單片設(shè)計(jì)與Chiplet MCM設(shè)計(jì)進(jìn)行比較時(shí)，光刻工具時(shí)間顯著增加，因?yàn)楸仨殥呙?.875倍。這是因?yàn)楠M縫的很大一部分沒有得到充分利用。雖然在晶圓加載時(shí)間方面仍有一些效率，但光刻工具的大部分成本是掃描時(shí)間。因此，每片晶圓的內(nèi)部成本顯著上升。

在這種假設(shè)情況下，代工廠現(xiàn)在每片晶圓的光刻成本要多花2174美元。這是一個(gè)代工廠無法忍受的巨大的成本增加，對于代工廠來說大批量客戶的利潤已經(jīng)很少了。

未充分利用掩膜板上的狹縫導(dǎo)致的成本增加意味著代工廠不會以17000美元的價(jià)格出售這些晶圓來維持50.2%的毛利率。相反，他們將以21364美元的價(jià)格出售這些晶圓。單片產(chǎn)品的無缺陷硅成本仍為567美元。每個(gè)裸片的無缺陷硅成本不是215美元，而是270美元。每件產(chǎn)品不再是430美元，而是541美元。

Chiplet與單片的決定現(xiàn)在變得更加困難。一旦考慮到封裝成本，單片芯片的制造成本很可能會更便宜。此外，小芯片設(shè)計(jì)存在一些電力成本。在這種情況下，構(gòu)建一個(gè)大型單片芯片絕對比使用Chiplet/MCM更好。

此示例是選擇用于演示標(biāo)線利用率點(diǎn)的最壞情況。這種簡單化和假設(shè)性的分析還有很多注意事項(xiàng)。此外，與其他工藝步驟相比，5nm之前以及進(jìn)入柵極之后的大多數(shù)其他工藝節(jié)點(diǎn)都具有較低的光刻成本。大多數(shù)Chiplet架構(gòu)可能會提高而不是降低標(biāo)線利用率。

*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個(gè)人觀點(diǎn)，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認(rèn)同，如有異議，請聯(lián)系后臺。