|
RAS： Row Address Strobe，行地址選通脈沖； CAS： Column Address Strobe，列地址選通脈沖； tRCD： RAS to CAS Delay，RAS至CAS延遲； CL： CAS Latency，CAS潛伏期（又稱讀取潛伏期），從CAS與讀取命令發(fā)出到第一筆數(shù)據(jù)輸出的時間段； RL： Read Latency,讀取潛伏期； tAC： Access Time from CLK,時鐘觸發(fā)后的訪問時間，從數(shù)據(jù)I/O總線上有數(shù)據(jù)輸出之前的一個時鐘上升沿開始到數(shù)據(jù)傳到I/O總線上止的這段時間； tWR： Write Recovery Time,寫回，保證數(shù)據(jù)的可靠寫入而留出足夠的寫入/校正時間，被用來表明對同一個bank的最后有效操作到預(yù)充電命令之間的時間量； BL： Burst Lengths,突發(fā)長度，突發(fā)是指在同一行中相鄰的存儲單元連續(xù)進行數(shù)據(jù)傳輸?shù)姆绞剑B續(xù)傳輸所涉及到存儲單元（列）的數(shù)量就是突發(fā)長度(SDRAM)，在DDR SDRAM中指連續(xù)傳輸?shù)闹芷跀?shù)； Precharge：L-Bank關(guān)閉現(xiàn)有工作行，準(zhǔn)備打開新行的操作； tRP： Precharge command period，預(yù)充電有效周期，在發(fā)出預(yù)充電命令之后，要經(jīng)過一段時間才能允許發(fā)送RAS行有效命令打開新的工作行； AL： Additive Latency，附加潛伏期（DDR2）； WL： Write Latency，寫入命令發(fā)出到第一筆數(shù)據(jù)輸入的潛伏期； tRAS: Active to Precharge Command，行有效至預(yù)充電命令間隔周期； tDQSS： WRITE Command to the first corresponding rising edge of DQS，DQS相對于寫入命令的延遲時間； 邏輯Bank SDRAM的內(nèi)部是一個存儲陣列，要想準(zhǔn)確地找到所需的存儲單元就先指定一個（row）,再指定一個列（Column）,這就是內(nèi)存芯片尋址的基本原理。 芯片位寬 SDRAM內(nèi)存芯片一次傳輸率的數(shù)據(jù)量就是芯片位寬，那么這個存儲單元的容量就是芯片的位寬（也是L-Bank的位寬）； 存儲單元數(shù)量=行數(shù)*列數(shù)（得到一個L-Bank的存儲單元數(shù)量）*L-Bank的數(shù)量也可用M*W的方式表示芯片的容量，M是該芯片中存儲單元的總數(shù)，單位是兆（英文簡寫M，精確值是1048576），W代表每個存儲單元的容量，也就是SDRAM芯片的位寬，單位是bit； DDR SDRAM內(nèi)部存儲單元容量是芯片位寬（芯片I/O口位寬）的一倍； DDR2 SDRAM內(nèi)部存儲單元容量是芯片位寬的四倍； DDR3 SDRAM內(nèi)部存儲單元容量是芯片位寬的八倍； DDR4 SDRAM內(nèi)部存儲單元容量是芯片位寬的八倍。 |
|
|
