|
一、簡述 信號完整性主要研究對象為電路的傳輸路徑，包括其電氣特性、信號質(zhì)量以及線間的耦合和輻射。 前些年因為電路板的集成度不高，芯片內(nèi)集成電路規(guī)模不大，信號完整性問題沒有得到相應(yīng)重視。但隨著集成度提高、頻率提升，若依舊不重視則會引起很多問題，例如時序問題、信號反射、串?dāng)_、噪聲等。 當(dāng)時鐘頻率超過100MHz或者上升邊小于1ns時，信號完整性尤為重要。所有涉及到信號完整性的都與以下四類問題相關(guān)：
二. 主要四類問題 1. 單一網(wǎng)絡(luò)信號完整性。 我們假設(shè)某信號線獨立存在，不考慮其他因素干擾。該信號線上信號質(zhì)量只取決于信號線路特性。主要是阻抗突變和帶寬限制。阻抗突變引起的就是反射，而帶寬限制引起的是失真。 1> 阻抗突變 我們經(jīng)常會看到CLOCK線上會串電阻，常見的有22ohm、36ohm的。這個電阻的作用是什么呢？它最主要的目的在于消除信號反射而做的阻抗匹配，使輸出阻抗+電阻=信號線特性阻抗。這也是為什么，電阻都是挨近CPU管腳串，而不是在中間或者終端串的原因。 當(dāng)輸出內(nèi)阻小于傳輸線特性阻抗時，源端就會出現(xiàn)負(fù)反射，即振鈴現(xiàn)象產(chǎn)生。如下圖：  因此，我們要讓輸入阻抗與傳輸線阻抗做匹配，才能消除振鈴現(xiàn)象。此外，這里提供一個經(jīng)驗值： 為了避免信號完整性問題，傳輸線長度（in）≤信號上升時間Trise（ns），比如我某信號從0到1的上升時間為10ns，那么傳輸線長度就要小于10inch。 阻抗突變在PCB上主要的因素有： a. 換層 b. 線寬驟變 c. 接插件 2> 帶寬限制 傳輸線上有兩種損耗：導(dǎo)體損耗和介質(zhì)損耗。這兩種損耗對于高頻信號衰減要大于低頻信號衰減。由于對高頻的衰減，信號線的帶寬就降低了，從而增加信號的上升時間。 為什么信號帶寬降低就會引起上升時間的增加？ 我們知道自然產(chǎn)生的振蕩信號都是正弦波信號。方波是在正弦波的高階諧波分量疊加上去而形成的，疊加的高階諧波分量越多，波形越接近方波。如下圖：   因此，當(dāng)信號中的高頻信號即高次諧波被衰減掉之后，我們發(fā)現(xiàn)信號就會趨向于正弦波，因此上升時間就會隨之變長。 我們在畫板的時候，會被要求高頻信號線，如MIPI、USB等，要求走線長度不能超過一個范圍。這就是考慮到傳輸線上的損耗，會引起上升邊退化，最終導(dǎo)致信號失真。我們USB測試常會測到眼圖，如果走線長度過長，損耗過大，就會導(dǎo)致眼圖測試fail。 想知道更多關(guān)于信號完整性設(shè)計方法嗎？那就建議打開今日頭條app，在首頁頂部輸入“信號完整性設(shè)計” ，就可以了解更多關(guān)于信號完整性設(shè)計方法，可以學(xué)到更多信號完整性設(shè)計方面的干貨知識哦。  未完待續(xù)。。。 以上內(nèi)容為公眾號（硬件女工程師的日常）原創(chuàng)作品，版權(quán)歸作者所有，本頭條號已獲作者授權(quán)發(fā)布。 歡迎關(guān)注工程師小何，如果您覺得本文有點小用，可以點擊右上角“…”擴散到朋友圈~~~ |
|
|
