當(dāng)尺寸、成本及效能成為終端用戶的訴求，具備高度芯片整合能力的先進(jìn)封裝技術(shù)則被視為后摩爾時代下延續(xù)半導(dǎo)體產(chǎn)業(yè)發(fā)展的動能。據(jù)Yole Development的數(shù)據(jù)顯示，預(yù)計2020年，全球半導(dǎo)體市場將高達(dá)5025億美元；先進(jìn)封裝產(chǎn)業(yè)2016至2022年的整體營收年復(fù)合成長率（CAGR）可達(dá)到7%。

“扇出型封裝技術(shù)是成長最快速的先進(jìn)封裝技術(shù)，成長率高達(dá)36%。到了2022年，扇出型封裝的市場規(guī)模預(yù)計將會超過30億美元。而在2018年至2023年，FOPLP的年復(fù)合成長率將高達(dá)70%以上?！?span style="margin: 0px;">Manz亞智科技總經(jīng)理林峻生在采訪中向芯師爺表示。

Manz亞智科技總經(jīng)理林峻生

扇出型封裝技術(shù)的崛起

從發(fā)展歷程來看，封裝技術(shù)經(jīng)歷了從金屬導(dǎo)線架、打線封裝及覆晶封裝等歷程，但隨著摩爾定律極限的逼近，半導(dǎo)體封裝產(chǎn)業(yè)已面臨無法通過微縮芯片的尺寸來提升電子裝置效能的窘境，因此扇入型晶圓級封裝技術(shù)也被開發(fā)出來，以便于減少厚度，達(dá)到更加小型化的需求，同時可有效降低生產(chǎn)成本。

然而，在扇入型晶圓級封裝技術(shù)進(jìn)入市場后不久，便面臨著以下挑戰(zhàn)：其一，芯片尺寸持續(xù)縮小，大尺寸錫球再也無法容納于芯片的面積內(nèi)；其二，如果將I/O節(jié)點或錫球尺寸縮小，則組裝成本會增加不少。

隨著I/O數(shù)增加，扇入型晶圓級封裝技術(shù)將面臨更多的困難。因此，更先進(jìn)的扇出型晶圓級封裝技術(shù)（Fan-Out Wafer LevelPackaging；FOWLP）出現(xiàn)了，其采取扇出型拉線出來的方式，除了可將錫球布在原本的芯片上，也可擴(kuò)大至扇出型的區(qū)域，因此增加I/O數(shù)，做出更強(qiáng)大效能的芯片。

與此同時，扇入型晶圓級封裝和扇出型晶圓級封裝可以不需要載板即可完成封裝，等于減一層封裝。此外，扇出型封裝可以透過RDL以扇出的方式整合更多異質(zhì)、同質(zhì)的裸晶在一個封裝體中，假設(shè)放置多顆裸晶，等于省了多層封裝。

對比來看，扇出型封裝技術(shù)與扇入型封裝在結(jié)構(gòu)及性能方面均存在著差異性，具體優(yōu)勢如下：

1、體積更小

不需要封裝基板，可滿足薄型化封裝的需求；透過扇出型封裝，可將不同的芯片整合成單一的二維封裝體，達(dá)到體積薄型化的SiP封裝技術(shù)，進(jìn)化了原本需要直通硅晶穿孔將數(shù)顆芯片做垂直疊加封裝。

2、效能更強(qiáng)大

在相同的芯片尺寸下，可以做到范圍更廣、層數(shù)更多的重分布層，基于這樣的變化，芯片的腳數(shù)I/O也就變得更多；各種不同功能的芯片透過RDL聯(lián)結(jié)的方式，整合在單一封裝體中，其功能性將更加強(qiáng)大。

3、成本更低

該技術(shù)能夠大幅縮短繁復(fù)的制程及減少材料的使用，有效的降低了成本。

在扇出型封裝技術(shù)中，由于技術(shù)路線及應(yīng)用需求的不同，又分為扇出型晶圓級封裝（FOWLP）及扇出型面板級封裝（FOPLP）兩種。其中，FOPLP相比FOWLP較便宜，目前在高端市場(GPU、CPU、FPGA等)主要用FOWLP技術(shù)，其企業(yè)代表為臺積電；中低端市場（APE、PMIC等）主要以FOPLP技術(shù)為主，其企業(yè)代表為三星電子、力成科技。

Manz亞智科技資深銷售處長簡偉銓

“以去年的數(shù)據(jù)來看，高階扇出型封裝和中低階扇出型封裝的市場規(guī)模已極為相近，分別是4.87億美元和4.95億美元，預(yù)計2024年，高階扇出型封裝的市場規(guī)模將高達(dá)24.42億美元，遠(yuǎn)超中低階扇出型封裝市場?！?span style="margin: 0px;">Manz亞智科技資深銷售處長簡偉銓表示。

FOPLP的四大挑戰(zhàn)

從成本上講，FOPLP比FOWLP工藝便宜。同時，封裝的尺寸越做越大的時候,使用FOPLP相較于FOWLP, 載具的面積使用率可被更有效的利用。但為何目前市場主流依舊是FOWLP封裝技術(shù)呢？

對此，簡偉銓解釋道：“ 由于FOPLP尚處于早期階段，目前仍有許多解決方案仍待研究以提供具有成本效益的生產(chǎn)線，其中印刷電路板及玻璃基板的面板形式是主要的研究方案，但尺寸尚未標(biāo)準(zhǔn)化且還有許多方案正在進(jìn)行研發(fā)。同時，FOPLP封裝技術(shù)還面臨著良率產(chǎn)量、翹曲及設(shè)備投入研發(fā)、投資回報率等種種挑戰(zhàn)?！?/span>

針對這些挑戰(zhàn)，Manz亞智科技也推出了一系列產(chǎn)品解決方案，如濕法化學(xué)制程設(shè)備、狹縫式涂布設(shè)備、激光鉆孔及剝蝕設(shè)備、顯影設(shè)備、黃光微影TRACK LINE產(chǎn)線整合設(shè)備及自動化設(shè)備等。

“憑借面板產(chǎn)業(yè)豐富的經(jīng)驗，從G3.5代到G10.5代，亞智科技都有相應(yīng)的工藝與之對應(yīng)。比如目前FOPLP的尺寸走向可能是500mm*500mm或600mm*600mm，亞智科技也有相應(yīng)的制造設(shè)備產(chǎn)品提供。同時，亞智科技也可以針對不同客戶對設(shè)備尺寸、材料等的不同需求，提供相應(yīng)的設(shè)備產(chǎn)品?！焙唫ャ屟a(bǔ)充道。

5G、AI及自動駕駛功不可沒

目前，FOPLP主要被用于移動終端產(chǎn)品。但隨著5G、人工智能（AI）及自動駕駛等市場的發(fā)展，到2020年左右，FOPLP將擴(kuò)展到尺寸超過15*15的異構(gòu)集成，模塊化和高速數(shù)據(jù)處理的需求將急劇增長。

FOPLP技術(shù)重點之一為同質(zhì)、異質(zhì)多芯片整合，這些芯片通過微細(xì)銅重布線路層(RDL) 連結(jié)的方式整合在單一封裝體中，以實現(xiàn)更高密度重布線層(RDL)、更精細(xì)線寬/線距。

Manz亞智科技先進(jìn)封裝技術(shù)項目經(jīng)理蔡承佑博士

對于目前的FPD/PCB企業(yè)而言，如果想要使用最新的FOPLP封裝技術(shù)，其設(shè)備的更換也成為一大問題?！按蟛糠稚a(chǎn)廠商不需要重新更換整套設(shè)備，只需要更換最新的電鍍設(shè)備即可，而這些產(chǎn)品解決方案亞智科技均可提供。”Manz亞智科技先進(jìn)封裝技術(shù)項目經(jīng)理蔡承佑博士表示。

當(dāng)然，以目前的市場趨勢來看，扇出型面板級封裝技術(shù)還未標(biāo)準(zhǔn)化，產(chǎn)出的產(chǎn)品將會以中低階為主。但隨著工藝的逐漸成熟，產(chǎn)出的產(chǎn)品也會逐漸朝高階邁入。

對此，蔡承佑總結(jié)表示：“亞智科技將會與客戶緊密合作，研發(fā)高性能的設(shè)備，以符合制程需求。比如設(shè)立實驗線、加速雙邊的制程討論等。同時，亞智科技也會與學(xué)、研等機(jī)構(gòu)合作，定時交流經(jīng)驗，以加速FOPLP技術(shù)的發(fā)展?！?/span>