eFPGA，全稱為嵌入式FPGA（Embedded FPGA），顧名思義是將類似于FPGA的可編程邏輯陣列“嵌入”到ASIC或SoC中在本文中，作者收集整理了幾個關(guān)于eFPGA的常見迷思，以及對應(yīng)的解答和討論，謹(jǐn)供各位讀者參考。

eFPGA性能指標(biāo)相關(guān)的迷思

1. eFPGA的工作頻率能否達(dá)到我的設(shè)計要求？

和ASIC相比，絕大多數(shù)的FPGA設(shè)計都無法達(dá)到同樣的運行頻率。其實，F(xiàn)PGA并非以高時鐘頻率取勝，F(xiàn)PGA的高性能主要是通過極高的硬件并行處理能力、深度流水線、以及高位寬總線等方式取得。

嵌入式FPGA，即eFPGA的本質(zhì)也是可編程邏輯陣列，因此單就運行頻率而言并不能和ASIC相比。

不過，業(yè)界和學(xué)術(shù)界也在不斷研究如何突破FPGA的頻率限制，例如，英特爾在新一代的高端FPGA產(chǎn)品Stratix10中采用了HyperFlex架構(gòu)，如下圖所示，在可編程邏輯單元之間引入了多個寄存器陣列，可以將FPGA的運行速度增加1.5~2倍。

作者對FPGA進(jìn)行簡單的“超頻”操作就可以極大提高FPGA的性能，代價僅僅是出現(xiàn)概率極小的精度損耗。

2. eFPGA的功耗會不會太大？

這個問題的答案應(yīng)該是否定的。不僅如此，eFPGA的功率密度通常遠(yuǎn)低于FPGA，或者ASIC與SoC上的其他IP。

對于傳統(tǒng)的FPGA而言，它主要的“功耗大戶”之一是FPGA的可編程I/O部分。而eFPGA直接通過芯片上總線與ASIC的其他IP相連，直接去掉了原FPGA的I/O部分，從而將削減了大部分功耗。

另一方面，如上一個問題提到的，eFPGA的頻率遠(yuǎn)低于ASIC或SoC上的其他IP，使得eFPGA的動態(tài)功耗相對較低。

3. eFPGA能否為我的設(shè)計提供足夠的帶寬？

同樣的，對于傳統(tǒng)FPGA設(shè)計而言，系統(tǒng)性能很多時候直接受到FPGA芯片的I/O引腳數(shù)量的限制。特別是對于很多通信、網(wǎng)絡(luò)、高性能運算的應(yīng)用而言，需要FPGA芯片提供大量高性能SerDes收發(fā)器以及通用I/O引腳，以便于外部系統(tǒng)進(jìn)行數(shù)據(jù)交換和傳輸，而這通常受到芯片封裝技術(shù)的限制。

與此相比，eFPGA沒有引腳數(shù)量限制，因為它本質(zhì)上就是集成在ASIC里的IP核。因此與FPGA相比，eFPGA與ASIC或SoC的通信帶寬可以提升10倍以上。事實上，這也是eFPGA產(chǎn)生和使用的主要推動因素之一。

eFPGA不需要芯片與芯片間的連接，而是直接通過芯片上不同IP的連接進(jìn)行通信，極大提升了通信帶寬，并減少了通信延時，見下圖。

4. 使用eFPGA會導(dǎo)致芯片面積過大？

ASIC或SoC工程師在第一次看到FPGA時通常會被FPGA芯片的大小嚇到，因為通常FPGA芯片實在是太大了?？梢钥聪聢D，感受一下FPGA與英特爾Atom通用處理器芯片大小的對比。

通常來講，F(xiàn)PGA的主要芯片面積一半是可編程邏輯單元，另一半則是可編程的I/O及相關(guān)電路?？删幊蘄/O是FPGA安身立命的法寶之一，它使得FPGA可以與包括微處理器、ASIC、存儲器、以及其他FPGA在內(nèi)的幾乎其他任何芯片或系統(tǒng)相互通信。這也是為什么可編程I/O部分的芯片面積為何如此之大的原因。

與FPGA相比，eFPGA不需要實現(xiàn)可編程的I/O部分，因為與eFPGA相互通信的ASIC IP在設(shè)計時就已固定。當(dāng)去掉了可編程I/O部分之后，對于同等邏輯密度的FPGA而言，eFPGA的芯片面積會極大縮減。

5. 使用eFPGA的成本會很高？

作者對成本方面的問題并不了解，但是，eFPGA的主要提供商之一，Achronix公司的市場部副總裁Steve Mensor稱：使用eFPGA的成本“并不會比其他IP更貴”。

作者認(rèn)為，使用成本應(yīng)該從兩個角度來看。第一是用戶直接付出的金錢成本，即購買芯片或IP付出的金錢。另一個則是所購買的IP能提供的功能多樣性，即實現(xiàn)某種功能所分?jǐn)偟某杀?。對于FPGA或eFPGA而言，它們最強大的功能是可以實現(xiàn)不同的用戶邏輯，并且在芯片流片后還能進(jìn)行功能邏輯的修改，因此能大幅降低SoC和ASIC的開發(fā)風(fēng)險，并提高設(shè)計的靈活性。

eFPGA開發(fā)相關(guān)的迷思

1. eFPGA的開發(fā)流程與傳統(tǒng)ASIC或SoC的開發(fā)流程差別太大？

eFPGA的流程與傳統(tǒng)FPGA、ASIC或SoC的開發(fā)流程并無二致，總結(jié)起來都是邏輯綜合、布局布線、時序優(yōu)化等。和FPGA相同，eFPGA開發(fā)完成后也會生成一個二進(jìn)制配置文件（bitstream），用來對可編程邏輯進(jìn)行配置。包含eFPGA的SoC開發(fā)流程如下圖所示。

與其說與ASIC或SoC的開發(fā)流程不同，不如說是開發(fā)工具有很大差別，這樣就引出了下一個問題。

 2. eFPGA的開發(fā)工具尚不成熟？

不管是對于FPGA設(shè)計，還是ASIC或SoC設(shè)計，開發(fā)工具一直是體現(xiàn)一個公司綜合實力的精髓所在。

芯片開發(fā)工具可以大致分成兩個層次，一個是用來設(shè)計芯片本身，主要是各大EDA公司如Cadence和Synopsys的軟件套件，涵蓋了芯片設(shè)計的各個階段。另一個則是用來開發(fā)芯片應(yīng)用的軟件，例如用于FPGA開發(fā)的英特爾FPGA的Quartus Prime和Xilinx的Vivado等，這些軟件決定了FPGA是否便于用戶使用，因此是這些公司真正的“皇冠上的明珠”。

作為eFPGA廠商而言，提供便于使用且性能穩(wěn)定的開發(fā)工具是必不可少的。這需要長期的技術(shù)積累，以及廣泛的用戶體驗與反饋。作者相信，對eFPGA開發(fā)工具的研發(fā)，會是這些eFPGA廠商的重中之重。

3. eFPGA的開發(fā)難度太大？

在生產(chǎn)方面，eFPGA的開發(fā)和集成需要eFPGA廠商、ASIC或SoC集成商、以及晶圓代工廠緊密配合，保證在不同工藝節(jié)點eFPGA都能有效整合。然而，對于單純的邏輯開發(fā)難度與周期而言，eFPGA與其他數(shù)字電路IP并無本質(zhì)區(qū)別。

在eFPGA的配置和調(diào)試方面，也與傳統(tǒng)FPGA沒有太多區(qū)別。通過開發(fā)工具產(chǎn)生的eFPGA配置文件可以通過jtag或者flash等方式，對eFPGA進(jìn)行功能配置。

結(jié)語

eFPGA作為一種存在許久的設(shè)計理念，在近年逐漸重新獲得人們的關(guān)注。這主要是由于eFPGA能夠提供更優(yōu)的系統(tǒng)性能與更低的芯片功耗，因此被逐漸用于5G、機器學(xué)習(xí)加速器等諸多新興領(lǐng)域。

eFPGA與FPGA二者同屬可編程邏輯陣列，有著共同的架構(gòu)和性能特點，但又有著不同的優(yōu)勢和缺點。作者認(rèn)為，與其說eFPGA會替代FPGA，不如說eFPGA是FPGA的有力補充。相信在大數(shù)據(jù)和人工智能時代，這些可編程邏輯芯片一定會有著更加廣闊的應(yīng)用。

關(guān)鍵字：eFPGA

編輯：muyan 引用地址：http://www./FPGA/2019/ic-news01213830.html

本網(wǎng)站轉(zhuǎn)載的所有的文章、圖片、音頻視頻文件等資料的版權(quán)歸版權(quán)所有人所有，本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如果本網(wǎng)所選內(nèi)容的文章作者及編輯認(rèn)為其作品不宜公開自由傳播，或不應(yīng)無償使用，請及時通過電子郵件或電話通知我們，以迅速采取適當(dāng)措施，避免給雙方造成不必要的經(jīng)濟損失。

• 關(guān)注eeworld公眾號
  快捷獲取更多信息

• 關(guān)注eeworld服務(wù)號
  享受更多官方福利

推薦閱讀

摩爾定律放緩，eFPGA技術(shù)迎來了最好的發(fā)展時機

自摩爾定律被提出到現(xiàn)在，它已經(jīng)伴隨著半導(dǎo)體產(chǎn)業(yè)走過了半個多世紀(jì)，這個規(guī)律揭示了信息技術(shù)進(jìn)步的神速，它讓人們相信，IC制程技術(shù)是可以呈現(xiàn)直線式的發(fā)展，通過先進(jìn)的工藝能讓IC產(chǎn)品持續(xù)地降低成本，同時提升產(chǎn)品性能。但在今年，這樣的想法或許被打破，業(yè)界對摩爾定律的懷疑聲連綿不斷，先是格芯宣布放棄7nm FinFET項目，隨后英特爾延緩7nm工藝的研究進(jìn)程等等，這些動作凸顯了企業(yè)對行業(yè)新的看法。未來幾年，摩爾定律是否會真的消失？它是否會改變?nèi)缃竦漠a(chǎn)業(yè)格局？這個不好說，但是放緩的節(jié)奏是不可否認(rèn)的，摩爾定律的變化，給半導(dǎo)體產(chǎn)業(yè)帶來了很多的不確定性，這也給eFPGA帶來了發(fā)展機遇。（圖片來源于Achronix公司）eFPGA迎來了發(fā)展良機對于業(yè)界

發(fā)表于 2018-12-01

助力機器學(xué)習(xí)，Achronix推出第四代Speedcore eFPGA IP

Achronix半導(dǎo)體公司近日宣布：即日起推出其第四代嵌入式FPGA產(chǎn)品Speedcore?Gen4 eFPGA IP，以支持客戶將FPGA功能集成到他們的SoC之中。現(xiàn)任Achronix Semiconductor公司市場營銷副總裁Steve Mensor先生，在北京向與會媒體記者介紹了這一新品。 Steve MensorAchronix半導(dǎo)體公司市場營銷副總裁 Speedcore Gen4將性能提高了60％、功耗降低了50％、芯片面積減少65％，同時保留了原有的Speedcore eFPGA IP的功能，即可將可編程硬件加速功能

發(fā)表于 2018-11-30

Speedcore eFPGA 在汽車智能化中的應(yīng)用

個CPU和GPU，將遷移到需要可編程加速的高度專業(yè)化計算節(jié)點。  為了優(yōu)化芯片面積和功率效率，在未來的汽車平臺上，相比固定功能的SoC或傳統(tǒng)的FPGA，將Speedcore?嵌入式FPGA（eFPGA）硅知識產(chǎn)權(quán)（IP）集成到SoC中以提供客戶可配置功能，是實現(xiàn)快速切換協(xié)處理的一個最佳選擇 。要了解更多關(guān)于處理過程的演變，請參見Achronix白皮書（WP008）：SoC中的EFPGA加速 - 了解Speedcore IP設(shè)計流程。  Speedcore eFPGA IP在異構(gòu)汽車數(shù)據(jù)處理中的獨特作用  Speedcore eFPGA IP可以集成到ASIC或SoC中，以提供

發(fā)表于 2018-10-29

Speedcore eFPGA為高性能芯片設(shè)計添加可編程結(jié)構(gòu)的能力

 Speedcore eFPGA IP擁有為高性能芯片設(shè)計添加可編程結(jié)構(gòu)的能力通過具體案例重點介紹Speedcore eFPGA對各種應(yīng)用的支持 9月中旬，D&R IP SoC China會議在上海舉行，基于FPGA的硬件加速器件和嵌入式FPGA知識產(chǎn)權(quán)（eFPGA IP）領(lǐng)域的領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司在會議期間發(fā)表演講并進(jìn)行現(xiàn)場展示。 Achronix亞太區(qū)總經(jīng)理羅煒亮先生（Eric Law）代表公司發(fā)表題為“利用Speedcore eFPGA加速邊緣計算”的演講，該演講是“eFPGA是物聯(lián)網(wǎng)解決方案的使能者”主題會議的一部分。  羅煒亮先生

發(fā)表于 2018-09-27