|
說好的年底大招，來兌現(xiàn)了。 前言： 當然，手不能白剁，小弟雖然不懂音樂，但玩設備總得學點東西才行，不然就是白玩。去年的玩的重點是數(shù)字界面，倒騰了不少，可謂是獲益頗多；而今年以入 DA2為契機，也確實學到了不少，特別讓小弟進一步認識到了數(shù)字信號加持器的重要性。 因為一直想寫點有營養(yǎng)的東西，而不是光光點評某些產品怎么怎么樣，所以這次算是科普文。解說部分分成四個部分（1、數(shù)字源；2、抖動；3、異步采樣率轉換器；4、鎖相環(huán)）來說。 一、數(shù)字源 入門級的初燒，更多的是關注數(shù)模轉換器(DAC)芯片本身。通過查看官方芯片手冊，反復比對各型號芯片的指標、轉換類型（電壓型、電流型）以及轉換模式（多bit，1bit），并對此樂此不疲。誠然，不同的芯片最終出來的聲音風格都有所區(qū)別，然而對指標和風格影響更大的數(shù)字信號卻沒多少燒友關注。為什么采用同樣DAC芯片的解碼器有的賣幾百有的賣幾萬，為什么同樣是AK4395，8XR能那么強，這里面數(shù)字信號的處理技術占了大頭。 那么，這就產生了一個新的問題，是不是只要買了高級的解碼器就可以隨便喂什么信號進去都能出來好聲音了呢？不少朋友在網上討論的時候，每當聊到高檔解碼器、耳放等這些設備時就會有一個錯誤的概念。認為只要買了這些器材，那么前端就不需要投入什么了，隨便喂些信號進去也能出好聲。須知信號源是一個系統(tǒng)中最為重要的環(huán)節(jié)，為什么有燒友升級了后端器材之后說反倒不如以前好聽了，很多時候并非新器材的鍋，而是你的信號源不夠好，被新器材暴露了缺陷而已。 繼續(xù)說DAC。DAC芯片解碼需要至少四個信號：主時鐘（MCLK）、幀時鐘（LRCK）、位時鐘（BCK）以及數(shù)據(jù)（DATA）。而大家平時嘴上談的最多的外接時鐘什么的，指的是WC，要用WC升頻到MCLK就要鎖相環(huán)，而幀時鐘和位時鐘可以從MCLK里得到。整個數(shù)字音頻系統(tǒng)里所有的數(shù)據(jù)轉換都是以MCLK為參考進行的，MCLK的質量直接影響最終轉換結果的表現(xiàn)：解碼器通過SPDIF端口從信號源得到的是調制好的信號，里面包含了DATA和MCLK，需要DIR芯片里的PLL去同步然后通過解算電路重新將時鐘和數(shù)據(jù)信號恢復出來送給后面的環(huán)節(jié)，?市面上的dac，對于前端數(shù)字源往往處理方式也有各自的不同，比如： 1、有些DAC的工作模式較為簡單，只需要用這個恢復出來的時鐘為參考直接送去DAC芯片解碼，這種模式就是跟隨前端數(shù)字源的時鐘的模式（大多數(shù)純硬件解碼器都是用這種模式，帶ASRC的機型除外）； 2、而如果將得到的時鐘和數(shù)據(jù)送到DSP里面重采樣濾波等整形手段處理過再用本地高精度時鐘重新調整時鐘信號，這種模式依靠這個高精度時鐘能在一定范圍內對恢復出來的數(shù)字信號做一些正面的修正，但總體是跟隨著前端的時鐘走，一邊跟隨一邊修正。最終結果由兩者的時鐘（前端數(shù)字源的時鐘和DAC的時鐘）共同決定，這種就是所謂的時鐘同步模式（此模式在中高端、高端解碼器里面經?？吹玫剑热鏷ilo）。 很明顯，不管是跟隨前端時鐘模式還是時鐘同步模式，前端數(shù)字源加入的時鐘都是占著主導因素的（但帶ASRC的解碼除外，它能夠隔離前端帶入的抖動，這個要放到后面說）。無論你DAC的本地時鐘多么厲害，它依舊是以信號源送來的MCLK為參考進行降抖處理，所以信號源的信號質量始終都會影響DAC的表現(xiàn)，想來得到更好的效果，如何讓進入DAC的數(shù)字信號質量更好就成為決勝的關鍵。做不到這一點，你用多高級的解碼器都是浪費錢。 因此，燒友們在選擇一套相對高端的系統(tǒng)的開始，就因該在數(shù)字源部分重點投入，而不是把重心先放到后面，這里引用之前看到的某大佬的一句話：你凈水器再好，也不意味著可以在上面撒尿，出來的水味道像農夫山泉一樣（當然當時這句話比喻的是：你后面的數(shù)字處理部分再NB，也不意味著可以喂它非常垃圾的信號，還指望它出來的信號一樣非常高質量）…… 二、抖動 1、那抖動究竟指的是什么 它是指事件（諸如有規(guī)律的時鐘信號）在時間上相對于標稱值的變化，即一個事件在時間上的改變。例如，在有規(guī)律的時鐘信號上發(fā)生的抖動，就是指真實時鐘的實際脈沖瞬態(tài)時間與理想時鐘間的差異。 與標稱參考信號不同，抖動數(shù)據(jù)流中的許多脈沖的過零瞬態(tài)與理想的時鐘時基發(fā)生了時間上的變化。 但上面這么文縐縐地說，一般人肯定不明白，所以上面看不懂的可以從下圖中更直觀地理解： 2、抖動有哪些種類 根據(jù)抖動出現(xiàn)在數(shù)字信號系統(tǒng)鏈路中的位置，可主要分為采樣抖動和接口抖動，這兩種抖動類型是影響數(shù)字音頻信號的兩個重要抖動。 （1）采樣抖動算是指AD或者DA轉換器在轉換過程中產生的定時錯誤，通常和采樣時鐘有關。采樣抖動可以影響音頻信號的音質，增加噪聲和失真，造成信號質量的逐漸下降，同時也是影響數(shù)據(jù)傳輸可靠性的一個重要可控因素。 數(shù)字接口上的抖動源有設備本身產生的固有抖動，也有由于傳輸電路或者傳輸線纜引起的數(shù)據(jù)傳輸抖動。 傳輸過程和傳輸鏈路中的其他因素同樣可以引發(fā)抖動： 傳輸電路中的其他因素諸如射頻/電磁干擾，震動，電源干擾等同樣可以引發(fā)抖動。所以音頻設備的屏蔽、布線，電源等方面是非常重要的。時鐘電路的電源必須高度穩(wěn)定，噪音很小，速度快，盡量不與其他器件混用，才能生成抖動盡可能小的時鐘信號。 3、抖動的累積 雖然并不是簡單的加法，但在短數(shù)字設備鏈路上，每臺設備都會被鎖定于前一個臺設備，鏈路最后一級上的抖動有前面幾級的貢獻。每臺設備都要把它們本身的固有抖動加上，以及每條連接電纜都會貢獻電纜引入的抖動，在每一級上還會有一些抖動增益和衰減。 所以之前看到有燒友問： 編者注：圖片文字為【如題。異步usb界面被設計為降低pc傳來的jitter，何不順便把連接pc與界面的usb線的jitter也處理了。這個問題變相問，有了好的界面，還要買貴的USB線嗎？或者說，不同的usb線，同一pc，同一界面，聲音有區(qū)別嗎？】 現(xiàn)在這個問題就很明白了吧：對于數(shù)字線材來說，最重要、首要需要的還是要求其低抖動的特性，這樣才能盡可能做到抖動累積的數(shù)值能最小化。 4、抖動的消除 抖動的消除非常復雜。首先設備的固有抖動是無法消除的，傳輸鏈路中的干擾等其他因素導致的抖動可以通過周邊電路設計的改進和屏蔽來減小和消除。因此下面僅討論時鐘恢復中抖動的消除。 目前DAC通過AES3信號來實現(xiàn)精確的時鐘恢復比較有代表性的方法有三種：PLL（鎖相環(huán)）、ASRC（異步采樣頻率轉換器）和DDS（直接數(shù)字頻率合成）。 注：其中PLL和ASRC的內容放到接下來兩節(jié)。 三、異步采樣率轉換器（ASRC） 提到減少抖動的方法，就不能不提及ASRC（Asynchronous Sample Rate Converter，異步采樣率轉換器）。它對輸入數(shù)據(jù)進行重采樣，還能夠有效消除輸入時鐘里的抖動。 過程如下圖所示： 具體來說，ASRC的做法是DIR接收到的信號，BCK 、LRCK、 DATA送入DSP，再將MCLK拋棄，然后在DSP里對信號進行重采樣，接著用一個本地時鐘作為MCLK重新包裝輸出，從而做到隔離前端數(shù)字源帶入的抖動。 至于重采樣部分，那更容易理解，就是無論你原本采樣率是多少，在這里全部都按照解碼器提供的一個新的固定采樣率來采樣，如果你碼率低于新采樣率那就填空。比如44.1k/16bit變成96k/24bit的話，16bit后面8bit全部填0，但是44.1k變96k是非整數(shù)變換，這樣就會產生誤差，這個誤差數(shù)據(jù)就會引起失真，同時，你將信號從44.1k變成96k的時候噪聲的頻段也被推高了，將噪聲推到人耳能聽到的范圍之外。但是噪音推高之后雖然確實更加弄清晰了所見的信號，但是無法避免地進行處理，整個聲音就不自然，是修飾過的聲音（可以理解成過了一遍美圖秀秀）。 舉幾個例子： 當然，這么說并不是要把鍋全扔到9018的ASRC上（ES9018S這塊芯片本身還有其它坑，ESS留著），有ASRC芯片的機器多了去了，做的好聽的機子也不少。但是不關閉ES9018S的ASRC確實是極大地限制了優(yōu)秀設計者們的發(fā)揮空間。誠然，9018的解碼老老實實做，也能做出個差不多還可以的聲音，自己自帶的ASRC比不少不入流的設計師自己設計的ASRC解碼要好得多，但要真想做出極品設計，還是得把ASRC給關了才行，不過ES9018S有一個繞過ASRC的屬性在里面——就是ES9018S用I2S輸入的時候可以跟隨MCLK。 如果沒猜錯的話（錯的話麻煩指正，小弟會及時糾正，謝謝），VEGA的USB口能開啟高精度模式應該就是這個原理（當然，小弟并不知道VEGA為何要熱機那么久才能開啟高精度模式，按理來說OCXO才需要預熱，但是一般的VCXO不需要預熱，一般晶振五分鐘就能正常工作了…這個問題本人不清楚）：通過USB強制進SSRC（同步采樣率轉換器）（這里USB過去就是走IIS的了），跟它本身的USB界面共用時鐘，相當于進行一個準時鐘同步，本來用于異步采樣（ASRC）的時鐘現(xiàn)在給它一個同步的，必須按照其步伐來采樣。然后降低了DPLL的帶寬，對前端數(shù)字信號的要求也就大幅提高，如果這模式給它一個抖動大的信號，那就很容易會失鎖……各種斷……這個也是缺陷所在。目前擁有這種繞過9018的ASRC的方式的解碼器也逐漸增多，據(jù)說歌詩德X20也有這種模式（但同軸的難做，因為芯片自身恢復出的時鐘信號，會同時加入自身的抖動，就算比較NB的芯片也是幾十皮秒級的，而且還要引入前端的抖動信號——最后累積起來的抖動就會過大，要達到晶振級就很不容易。而I2S是有單獨時鐘通道的，無需這個過程，不會引入恢復時鐘信號過程中的芯片的抖動，USB也是直接將自身的晶振時鐘引過去的，因此這倆好做，要靠芯片恢復時鐘信號去做的話很難做）。 自ES9018S火爆之后，ESS又相繼推出了ES9028pro和ES9038pro系列。這一次ESS填上了之前留下的坑。至此，這款新片才算是真正開始走向完善的道路。要初步判斷這類能關ASRC的解碼/一體機的好壞，只需要對比關掉ASRC的情況下，聲音是否明顯好于不關就行，這個做到了，機子就算達到及格線了（畢竟這點都達不到的話還不如不關，關掉ASRC后才是能體現(xiàn)各家設計者對數(shù)字處理部分的設計水平的時候），剩下的只要同類機子在關掉ASRC +前面接同樣數(shù)字源下對比誰更好就行了，簡單易懂。 四、鎖相環(huán)（Phase Locked Loop，簡稱PLL） 基本原理如下圖所示： 鎖相環(huán)是一種用于生成與參考源相位同步之新信號的電路。其包含三個重要部分，鑒相器[PD]、環(huán)路濾波器[LF]和壓控振蕩器[VCO]。PLL的VCO一般使用壓控晶振VCXO來實現(xiàn)（這種非常常見，對燒友們來說最耳熟能詳?shù)木褪荘rism Sound ADA-8XR、Prism Sound Dream DA-2上用的VCXO了，另外Myteck Manhattan II用的Crystek CVHD-950也是這種）。PLL的環(huán)路，尤其是濾波器設計是關鍵所在，濾波器會濾掉輸入時鐘的高頻抖動，但濾波器輸入的截至頻率太低又不能有效鎖定輸入信號。所以很多高端機器都采用兩個PLL串聯(lián)，來獲得更低的抖動。
同理，順便提一下Prism Sound lyra/lyra2。這機自從被某國內網站用垃圾聲卡和外行測試狂黑了一頓之后，就有不少燒友憑著“聲音確實不怎么樣”的表面聽感，聞風而起哄。一時間這臺曾經被奉為萬元級標桿的設備從神壇跌落到深淵。然而事實究竟如何呢？
說到這里，有些人肯定會說：lyra2，肯定要當界面，當界面好！——誰說lyra2是界面NB的？沒搞清楚前，千萬不要人云亦云。Lyra2本身那個USB界面，不說它渣渣，但是確實只是一般貨，但為啥用lyra2的很多人都說這東西當界面不錯呢？那是它自帶的鎖相環(huán)的功勞——當你自以為把lyra2當界面用接別的解碼器的時候，實際上真正的功臣是它自身的PLL在幫助抑制抖動。當然這個PLL比起8XR、DA2這兩臺機子性能還是有不小差距的，后兩者是2nd PLL，而lyra2作為Prism Sound入門機，用的是一套比較廉價的混和PLL，這套PLL里連晶振都沒用，用一塊芯片作為代替了。
（lyra2外接界面加持外接dac） 這次按計劃，本來還想繼續(xù)說些新設備，不過考慮到篇幅以及文章的性質，就放到之后再說了。本文就先到這里，3QVM~~
本文原載耳機大家壇，經原作者授權轉載至耳機大家壇erjinet公眾號，版權所有，禁止未經授權的轉載或任何形式使用。 |
|
|
來自： 昵稱20131726 > 《音響》
