|
在非常高的頻率下，每條走線、每個引腳都是RF發(fā)射極和接收器。若非精心設(shè)計布局，干擾信號極易掩蓋那些設(shè)計人員想要處理的信號。設(shè)計選擇先從架構(gòu)大局考慮，逐步細化至亞毫米量級的走線。有一些經(jīng)過實際嘗試和驗證的技巧可以幫助管理這樣的流程。 本資料講述了真實系統(tǒng)設(shè)計的實際問題，以及盡量減少RF環(huán)境下信號衰減的方法。 實現(xiàn)更高信號處理性能的高級技術(shù)需要注意哪些 PCB布局 原理圖 關(guān)鍵元件定位和信號布線 電源旁路 寄生效應、過孔和放置 接地層 高速電路的性能與電路板布局密切相關(guān) PCB布局是設(shè)計流程的最后步驟之一，往往未得到足夠的重視，而高速電路的性能與電路板布局密切相關(guān)。這里我們將介紹一些實用的布局原則，它們有利于： 完善布局流程 幫助確保電路的預期性能 縮短設(shè)計時間 降低設(shè)計成本 良好的布局要以出色的原理圖為基礎(chǔ) 表示實際電路連接 生成用于布局的NetList 能更清楚地表示功能嗎？ 其他人能夠理解電路 能顯示信號路徑嗎？ 協(xié)助布局 協(xié)助故障排除、調(diào)試 表示功能 可增加認知價值 就如房地產(chǎn)一樣，位置決定一切 電路板上的輸入/輸出和電源連接一般都是既定的 元器件的位置和信號路由需要謹慎考慮、細致規(guī)劃 更好的方法 使用GND和PWR層減少回路R和L。 使用獨立的AGND和DGND層可最大程度降低AGND層的數(shù)字耦合。 功能劃分 對功能相關(guān)的元器件分組。 將功能配合信號路徑放置。 首先通過輸入和輸出，沿信號路徑進行功能布局。 然后實現(xiàn)功能之間的連接。 兩個輸入。二者確保平衡。 增益和反饋。二者確保對稱。 輸出。二者確保對稱。 電平轉(zhuǎn)換接入信號路徑。二者確保對稱。 輔助功能。 關(guān)鍵信號路徑盡量短。 關(guān)鍵信號路徑采用備用路徑，保持平衡。 小型封裝 更佳的高頻響應 緊湊的布局 更低的封裝寄生效應 低失真引腳排列（專用反饋） 緊湊的布局 流線型信號流 更低失真 PCB設(shè)計 絲印 印有組裝和/或元器件ID信息。 僅提供信息。不影響性能。非必須。 信息包括文字、線條、形狀。 若信息放置的位置未經(jīng)仔細考慮，信息將毫無用處。 線條最小寬度 = 5密耳(0.127 mm) 文字的高度與線條寬的比值應大于12，以便文字可辨認。 不要將文字放在過孔、孔洞、接合焊盤位置。 接合焊盤之間保持最小距離。 各廠商產(chǎn)品質(zhì)量有所不同，邊沿尖利到骯臟都有可能。 屏蔽層 保護銅片不受環(huán)境影響。 最大程度降低焊錫橋接仔細設(shè)計可防止橋接。 一定程度上影響PCB性能。 不需要。對延長PCB壽命起關(guān)鍵作用。極大地提升PCB裝配成品率。 通常為綠色其他一些受歡迎的顏色有黑色、藍色、紅色、白色。 銅片 可以是信號層或板層。 通常是一個1.4密耳(0.04 mm)的厚銅板?？梢愿瘛?/p> 蝕刻以形成信號走線和接合焊盤。 最小走線寬度為4密耳(0.1 mm)。 兩個對象之間的最小空間要求為4密耳(0.1 mm)。 與附近的其他銅板構(gòu)成電容。 具有電感。 常見通用材料。 無鉛焊接的高溫版本 高介電常數(shù)：4.7-4.2。產(chǎn)生高寄生電容 額定值為1 GHz 受控阻抗走線一致性尚可，但并非最佳 Rogers – PTFE類型 良好的高頻、高溫材料 低介電常數(shù)。2.2及以上?？山档图纳娙?/p> 成本高 良好的阻抗一致性 額定值為10 GHz 許多其他廠商。某些廠商性能規(guī)格與上述類似。 接合焊盤尺寸 通常比元器件焊盤大30%。 可使用烙鐵 可目測檢查焊點 可接受具有較大定位誤差的元器件 增加寄生電容 – 降低有效可用頻率 增加焊錫橋接的可能性 需要更多電路板空間 最低尺寸超標值：比元器件焊盤大0-5%。 保持機械強度 元器件和PCB 之間的接觸區(qū)域不變 降低寄生電容 – 保持 更高的可用頻率 減少所需電路板空間 焊盤形狀 通常為矩形帶尖角 圓角允許焊盤至走線間隔更 緊密。減小電路板尺寸。 信號布線 使用GND和PWR 使用“焊盤過孔”法將焊盤與層相連，可最大程度降低寄生效應 將功能模塊的元器件盡可能靠近放置 手動放置時，0.5 mm的器件間隔便已足夠 最大程度減少信號走線上的過孔，越少越好 保證同一個功能模塊中的走線位于同一層。 使用隔板電容進行旁路 保持相鄰板層之間盡可能靠近 避免不必要的過孔穿透板層。 避免挖空板層 盡量保持走線筆直 盡可能減少轉(zhuǎn)向和轉(zhuǎn)彎 串擾和耦合 容性串擾或耦合 源于上下平行走線，結(jié)果形成寄生電容 解決辦法是垂直走線，減少走線耦合和面積 感性串擾 感性串擾源于長距離并行走線之間磁場的交互作用 感性串擾分為兩類：正向和逆向 逆向串擾指離受影響走線上的驅(qū)動器最近的噪聲 正向串擾指離所驅(qū)線路上的驅(qū)動器最遠的噪聲 通過以下方式盡量減少串擾 增加走線間隔（改進隔離） 使用防護走線 使用差分信號 旁路是確保高速電路性能的必要手段 把電容置于電源引腳處 電容提供低阻抗交流回路 為快速上升/下降沿提供局部電荷存儲空間 盡量縮短走線長度 靠近負載回路 有助于減少接地層中的瞬態(tài)電流 價值 單個電路的性能 使交流阻抗保持于低位 多次諧振 鐵氧體磁珠 寄生效應會導致性能下降和失真 內(nèi)部或底部板層 形成隔板電容，其下有電源層（未顯示）。 間距 較長的距離可消除與其上受控阻抗層的相互影響。 受控阻抗層 頂部信號層的走線，與該層之間的距離形成傳輸線，具有特性阻抗。 頂部（信號）層 走線為傳輸線路，具有特性阻抗 具有信號走線和元件接合焊盤。 頂部焊接屏蔽 可影響特性阻抗 過孔放置 0603 和0402 C = 電容 RP = 絕緣電阻 RS = 等效串聯(lián)電阻(ESR) L = 引腳和層板的電感 RDA = 電介質(zhì)吸收 CDA = 電介質(zhì)吸收 R = 電阻 CP = 并聯(lián)電容 L= 等效串聯(lián)電感(ESL) 寄生電容為1.5pF時的頻率響應 反相輸入端 1pF附加寄生電容 1.5dB尖脈沖 不穩(wěn)定，振蕩 寄生電感仿真原理圖 振蕩顯示了高速運算放大器同相輸入端長度為2.54cm的走線的影響 其等效電感約為29nH，足以造成持續(xù)的低壓振蕩 接地層和電源層 共同參考點 屏蔽 降低噪聲 減少寄生效應 散熱 功率分布 高值電容 不存在100%有效的單一接地方法！ 各PCB板必須至少有一層專用于接地層！ 盡量增加接地層，尤其是在高工作頻率的走線下方 盡量使用可行的厚金屬（降低電阻、增進散熱） 使用多個過孔將相同的接地層連在一起 開始設(shè)計布局時，為模擬和數(shù)字接地層設(shè)置專用層，僅在必要時分離 遵循混合信號器件數(shù)據(jù)手冊提出的建議。 使旁路電容和負載回路盡量靠近，以降低失真 為模擬和數(shù)字接地層的連接提供跳線選項 總結(jié) 高速PCB的設(shè)計需要深思熟慮、注重細節(jié) 在原理圖上提供盡量多的信息 元件在電路板上的位置就像整個電路的定位一樣重要 設(shè)計電路板布局時要有預見性，切勿聽天由命 在電源旁路中使用多個電容 必須考慮并處理好寄生效應 接地層和電源層在降低噪聲、減少寄生效應方面發(fā)揮著關(guān)鍵作用 新型封裝和引腳排列有利于改善性能、提高布局的緊湊性 信號分布有多種方式可供選擇，切記選擇適用的方式 檢查布局時千萬要仔細 |
|
|
來自： xiehj4606 > 《射頻相關(guān)》
