這里是收集了我一個下午在微博上發(fā)表的一些言論看法的集合，雖然都只能算是雜文，有些次序還可能有問題，但是確實(shí)直接說明了許多問題，還希望大家喜歡，將就看看

關(guān)于arm說幾句吧，首先同樣主頻的cpu的dmips運(yùn)算量是不一樣的。因?yàn)楝F(xiàn)在都已經(jīng)是超標(biāo)量計算的時代了，就是1Mhz的主頻，其實(shí)可以得到2dmips的運(yùn)算性能，這是從奔騰mmx開始就廣為流傳的基礎(chǔ)概念。ARM呢 A8處理器是主頻的2.0倍，A9呢是2.5倍A15呢是3.5倍 高通的ARM A8 的s3是2.1倍 A9 的s4是3.3倍

為什么同樣是A8或者A9，高通的要快一點(diǎn)呢。原因就是高通的ARM A8和A9都是兼容指令集處理器，就是說處理器內(nèi)部邏輯是完全自己設(shè)計的。只是兼容指令集兼容架構(gòu)罷了。不過可預(yù)見的就是，比標(biāo)準(zhǔn)ARM更長的流水線管線。

什么是流水線，比如說一條簡單的乘加指令，很顯然，它是由乘法和加法組成的，而乘法又可以分解為位移和加法等多種指令，一條乘加指令從輸入到輸出，其實(shí)需要許多個周期，但是由于，每個周期都可以輸入一條乘加指令，所以實(shí)際使用中，除了隨機(jī)跳轉(zhuǎn)指令意外，性能影響并不大。

解釋一下，為啥流水線長了，能提高電路的cpu的主頻，影響mos管子最主要的是一個Cgs電容，這個電容會直接影響處理器的工作頻率，因?yàn)殡娙萑萘吭酱?，充放電所需要的時間也就越長。頻率自然也就越低！

如果每一級的電路越復(fù)雜，就會導(dǎo)致多個晶體管并聯(lián)，Cgs成倍增加，直接的結(jié)果就是處理器可運(yùn)行的頻率直線下降！每一級運(yùn)算單元越簡單，需要在輸入端并聯(lián)的晶體管也就越少，這一單元的輸入結(jié)電容也就越小。工作頻率自然水漲船高。這就是流水線提升主頻的秘密。

由于負(fù)責(zé)的乘加指令被拆分成了許多的簡單邏輯來時間的功能，所以每一級的輸入電容被降低了，于是主頻就容易提升了，這就是奔騰4為何要設(shè)計20級+的流水線的根本原因了，不過很不幸的是，主頻確實(shí)得到了提升，但是散熱卻成為了意想不到的噩夢

增加流水線還有一個好處，就是剛才提到過的，超標(biāo)量計算的問題，由于往往我們都不需要用到一些復(fù)雜的指令。這個時候，我們就可以利用乘加計算流水線中的許多計算資源，來同時完成多條加法或者是位移，邏輯與非等計算。由此還引生出了亂序執(zhí)行的概念

所以流水線不可能無限制的增加，當(dāng)頻率無法繼續(xù)提升之后。為了繼續(xù)提升cpu的通用運(yùn)算性能，其實(shí)已經(jīng)非常困難了，多核心成為少數(shù)的幾個可行的技術(shù)，于是被推上臺面。起初雙核心，對系統(tǒng)的性能提升非常明顯，因?yàn)楝F(xiàn)在的操作系統(tǒng)，早就是多任務(wù)操作系統(tǒng)了，但是當(dāng)核心過多之后，再想提升性能就困難了，因?yàn)槎鄶?shù)傳統(tǒng)程序依舊只能單線程運(yùn)行

既然有人提到tegra3的四核處理器我就來說說吧，首先四核心的通用計算能力其實(shí)是不如雙核心的，簡單的說1g的四核心和2g的雙核心，用起來肯定是雙核心2g的快，因?yàn)樵谝恍┙裹c(diǎn)運(yùn)算的時候，主頻對傳統(tǒng)的主流單線程游戲性能提升更加明顯。這就是為何有人會說高通的28nm s4雙核會比tegra3快的根本原因了

由于dmips，只是測試單純測試處理器的基礎(chǔ)運(yùn)算量，非常片面，并不能代表一顆處理器的綜合性能，于是，便有人為了獲得處理器更全面的性能了解，而推出了Quadrant Advanced這類軟件，全面的反應(yīng)處理器的綜合性能。pc上的pcmark也是類似的理念。

再來說說RISC與CISC之間的區(qū)別，最早cisc是為了程序員寫匯編而優(yōu)化的，后來人們發(fā)現(xiàn)這部分的事情，完全可以又編譯器來完成，這樣就能讓處理器專心來完成常見使用為了80%的那只占CISC指令集總量20% 的指令，于是risc便大行其道起來。

但是x86系統(tǒng)由于為了保持傳統(tǒng)程序的兼容性，所以一直只能使用原有的CISC指令集，而且還越來越多。到了一發(fā)不可收拾的地步，可能前面大家看了我的流水線與超標(biāo)量執(zhí)行的時候，都會意識到，其實(shí)復(fù)雜的指令是被翻譯成許多簡單的指令來執(zhí)行的，對的沒錯。其實(shí)amd的k7內(nèi)核就是一顆risc的Alpha處理器。

表面上看微指令翻譯器的開銷正在隨著指令集數(shù)量的增加而逐年增加，但隨著cpu工藝的提升，與緩存數(shù)量的增加，它在cpu內(nèi)所占面積比例卻在逐年減少，傳統(tǒng)意義上risc在同等工藝下主頻會比cisc快，從而獲得更高的性能，但現(xiàn)在看來在用的都是risc內(nèi)核的情況下，它們之間的唯一差異微指令翻譯器的開銷也不多了

發(fā)展到極致的時候，就是全美達(dá)Transmeta的處理器?？删幊痰奈⒅噶罘g器，讓它在理論上可以兼容任意的一種處理器指令集。如果說intel從來沒有做過什么壞事情的話，那它做的最壞的事情，就是點(diǎn)名直接讓Transmeta死去了

共同的risc內(nèi)核，x86與arm之間的理論的差異已經(jīng)只剩下微指令翻譯器的開銷了！但是很不幸的是intel始終掌握著最陷阱的cpu制成工藝。結(jié)果也就可想而知了，即使微指令翻譯器損失掉百分之幾的性能，但是一代工藝的性能提升可是可以超過50%的，隨著intel的x86 soc成型，arm噩夢也就到來了。

隨著android和win8這類跨時代操作系統(tǒng)的到來，應(yīng)用程序已經(jīng)完全和處理器的指令集脫鉤了。簡單的說理論上我們可以在任意的處理器上面使用相同的應(yīng)用程序。硬件微指令翻譯器，與軟件編譯器的地位，正在被統(tǒng)一編程架構(gòu)的java所替代

我和好友費(fèi)浙平，一直在討論是否要使用一套全新的處理器指令集，其實(shí)原因就在這里了，因?yàn)榫同F(xiàn)在的cpu物理指令集情況下java的實(shí)際調(diào)用效率只有0.6，如果硬件對它優(yōu)化，應(yīng)該會有大幅起色。畢竟原來20%的常用指令，其實(shí)早已變化了。使用全新的指令不僅可以獲得更高的效率，還能跳過許多固有的專利問題。

想學(xué)處理器設(shè)計嗎？想知道我為啥知道這么多嗎？請學(xué)verilogHDL吧，一種用于設(shè)計硬件邏輯芯片的軟件語言。我當(dāng)年就是看這個入門的。

                                                                         沈潔

                                                                     2011年11月8日