一個差分信號是用一個數(shù)值來表示兩個物理量之間的差異。從嚴(yán)格意義上來講,所有電壓信號都是差分的,因?yàn)橐粋€電壓只能是相對于另一個電壓而言的。在某些系統(tǒng)里,系統(tǒng)'地'被用作電壓基準(zhǔn)點(diǎn)。當(dāng)'地'當(dāng)作電壓測量基準(zhǔn)時,這種信號規(guī)劃被稱之為單端的。我們使用該術(shù)語是因?yàn)樾盘柺怯脝蝹€導(dǎo)體上的電壓來表示的。

      差分信號的第一個好處是,因?yàn)槟阍诳刂?基準(zhǔn)'電壓,所以能夠很容易地識別小信號。在一個地做基準(zhǔn),單端信號方案的系統(tǒng)里,測量信號的精確值依賴系統(tǒng)內(nèi)'地'的一致性。信號源和信號接收器距離越遠(yuǎn),他們局部地的電壓值之間有差異的可能性就越大。從差分信號恢復(fù)的信號值在很大程度上與'地'的精確值無關(guān),而在某一范圍內(nèi)。

       差分信號的第二個主要好處是,它對外部電磁干擾（EMI）是高度免疫的。一個干擾源幾乎相同程度地影響差分信號對的每一端。既然電壓差異決定信號值,這樣將忽視在兩個導(dǎo)體上出現(xiàn)的任何同樣干擾。除了對干擾不大靈敏外,差分信號比單端信號生成的 EMI 還要少。

        差分信號的第三個主要好處是，時序定位精確，由于差分信號的開關(guān)變化是位于兩個信號的交點(diǎn)，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合于低幅度信號的電路。目前流行的 LVDS（low voltage differential signaling）就是指這種小振幅差分信號技術(shù)。

      對于 PCB 工程師來說，最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢。也許只要是接觸過 Layout 的人都會了解差分走線的一般要求，那就是“等長、等距”。等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射?！氨M量靠近原則”有時候也是差分走線的要求之一。但所有這些規(guī)則都不是用來生搬硬套的，不少工程師似乎還不了解高速差分信號傳輸?shù)谋举|(zhì)。下面重點(diǎn)討論一下 PCB 差分信號設(shè)計(jì)中幾個常見的誤區(qū)。

        誤區(qū)一：認(rèn)為差分信號不需要地平面作為回流路徑，或者認(rèn)為差分走線彼此為對方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對高速信號傳輸?shù)臋C(jī)理認(rèn)識還不夠深入。差分電路對于類似地彈以及其它可能存在于電源和地平面上的噪音信號是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號返回路徑，其實(shí)在信號回流分析上，差分走線和普通的單端走線的機(jī)理是一致的，即高頻信號總是沿著電感最小的回路進(jìn)行回流，最大的區(qū)別在于差分線除了有對地的耦合之外，還存在相互之間的耦合，哪一種耦合強(qiáng)，那一種就成為主要的回流通路.在 PCB 電路設(shè)計(jì)中，一般差分走線之間的耦合較小，往往只占 10~20%的耦合度，更多的還是對地的耦合，所以差分走線的主要回流路徑還是存在于地平面。當(dāng)?shù)仄矫姘l(fā)生不連續(xù)的時候，無參考平面的區(qū)域，差分走線之間的耦合才會提供主要的回流通路，盡管參考平面的不連續(xù)對差分走線的影響沒有對普通的單端走線來的嚴(yán)重，但還是會降低差分信號的質(zhì)量，增加 EMI，要盡量避免。也有些設(shè)計(jì)人員認(rèn)為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號，但從理論上看這種做法是不可取的，阻抗如何控制？不給共模信號提供地阻抗回路，勢必會造成 EMI 輻射，這種做法弊大于利。

         誤區(qū)二：認(rèn)為保持等間距比匹配線長更重要。在實(shí)際的 PCB 布線中，往往不能同時滿足差分設(shè)計(jì)的要求。由于管腳分布，過孔，以及走線空間等因素存在，必須通過適當(dāng)?shù)睦@線才能達(dá)到線長匹配的目的，但帶來的結(jié)果必然是差分對的部分區(qū)域無法平行.PCB 差分走線的設(shè)計(jì)中最重要的規(guī)則就是匹配線長，其它的規(guī)則都可以根據(jù)設(shè)計(jì)要求和實(shí)際應(yīng)用進(jìn)行靈活處理。

         誤區(qū)三：認(rèn)為差分走線一定要靠的很近。讓差分走線靠近無非是為了增強(qiáng)他們的耦合，既可以提高對噪聲的免疫力，還能充分利用磁場的相反極性來抵消對外界的電磁干擾。雖說這種做法在大多數(shù)情況下是非常有利的，但不是絕對的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那么我們也就不需要再讓通過彼此的強(qiáng)耦合達(dá)到抗干擾和抑制 EMI 的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢？增大與其它信號走線的間距是最基本的途徑之一，電磁場能量是隨著距離呈平方關(guān)系遞減的，一般線間距超過4 倍線寬時，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過地平面的隔離也可以起到很好的屏蔽作用，這種結(jié)構(gòu)在高頻的（10G 以上）IC 封裝PCB 設(shè)計(jì)中經(jīng)常會用采用，被稱為 CPW 結(jié)構(gòu)，可以保證嚴(yán)格的差分阻抗控制（2Z0）.

         差分走線也可以走在不同的信號層中，但一般不建議這種走法，因?yàn)椴煌膶赢a(chǎn)生的諸如阻抗、過孔的差別會破壞差模傳輸?shù)男Ч?，引入共模噪聲。此外，如果相鄰兩層耦合不夠緊密的話，會降低差分走線抵抗噪聲的能力，但如果能保持和周圍走線適當(dāng)?shù)拈g距，串?dāng)_就不是個問題。在一般頻率（GHz 以下），EMI 也不會是很嚴(yán)重的問題，實(shí)驗(yàn)表明，相距 500Mils 的差分走線，在3 米之外的輻射能量衰減已經(jīng)達(dá)到 60dB，足以滿足 FCC 的電磁輻射標(biāo)準(zhǔn)，所以設(shè)計(jì)者根本不用過分擔(dān)心差分線耦合不夠而造成電磁不兼容問題。