25. 系統(tǒng)的數(shù)據(jù)總線和地址總線增加匹配電阻，用來抑制高頻窄帶噪聲干擾；CPU到 SD RAM時(shí)鐘增加 LC濾波，以便抑制高頻窄帶噪聲干擾；系統(tǒng)的數(shù)據(jù)總線，地址總線，主時(shí)鐘要伴地處理，減少回流面積；高速數(shù)字的窄帶干擾源頭一般是系統(tǒng)的時(shí)鐘以及高速地址數(shù)據(jù)總線引起，因此在產(chǎn)品原理圖設(shè)計(jì)時(shí)這類信號(hào)需要做重點(diǎn)處理，另外對(duì)于多層板的在 PCB的設(shè)計(jì)時(shí)注意高速信號(hào)線之間的伴地處理，并且多打接地過孔，以便各個(gè)地之間保證比較低的高頻阻抗，來減少干擾信號(hào)的回流面積，以降低空間的輻射，從而滿足標(biāo)準(zhǔn)的要求。

26. 板子上的NC引腳要怎么妥善處理為好？

答復(fù)：對(duì)于 NC管腳的定義有以下幾類情況，針對(duì)不同的情況我們這邊給出的建議如下：1）、針對(duì)芯片管腳為 NC的情況，可以不做處理，保留懸空即可；2）、針對(duì)連接器的NC管腳，如果管腳的針腳有連接到內(nèi)部芯片的，那么建議增加對(duì)地電容，減小干擾的環(huán)路面積，通常容值為1000pF；如果NC管腳沒有與內(nèi)部芯片管腳相連，并且外部不接插電纜，那么只要懸空即可。

27. 什么是地線?教科書上的地線定義是：地線是作為電路電位基準(zhǔn)點(diǎn)的等電位體。這個(gè)定義是不符合實(shí)際情況的。實(shí)際地線上的電位并不是恒定的。如果用儀表測(cè)量一下地線上各點(diǎn)之間的電位，會(huì)發(fā)現(xiàn)地線上各點(diǎn)的電位可能相差很大。正是這些電位差才造成了電路工作的異常。電路是一個(gè)等電位體的定義僅是人們對(duì)地線電位的期望。EMC工程師給地線了一個(gè)更加符合實(shí)際的定義，將地線定義為：信號(hào)流回源的低阻抗路徑。這個(gè)定義中突出了地線中電流的流動(dòng)。按照這個(gè)定義，很容易理解地線中電位差的產(chǎn)生原因。因?yàn)榈鼐€的阻抗總不會(huì)是零，當(dāng)一個(gè)電流通過有限阻抗時(shí)，就會(huì)產(chǎn)生電壓降。因此，我們應(yīng)該將地線上的電位想象成象大海中的波浪一樣，此起彼伏。談到地線的阻抗引起的地線上各點(diǎn)之間的電位差能夠造成電路的誤動(dòng)作，許多人覺得不可思議：我們用歐姆表測(cè)量地線的電阻時(shí)，地線的電阻往往在毫歐姆級(jí)，電流流過這么小的電阻時(shí)怎么會(huì)產(chǎn)生這么大的電壓降，導(dǎo)致電路工作的異常。要搞清這個(gè)問題，首先要區(qū)分開導(dǎo)線的電阻與阻抗兩個(gè)不同的概念。電阻指的是在直流狀態(tài)下導(dǎo)線對(duì)電流呈現(xiàn)的阻抗，而阻抗指的是交流狀態(tài)下導(dǎo)線對(duì)電流的阻抗，這個(gè)阻抗主要是由導(dǎo)線的電感引起的。任何導(dǎo)線都有電感，當(dāng)頻率較高時(shí)，導(dǎo)線的阻抗遠(yuǎn)大于直流電阻。當(dāng)兩個(gè)電路共用一段地線時(shí)，由于地線的阻抗，一個(gè)電路的地電位會(huì)受另一個(gè)電路工作電流的調(diào)制。這樣一個(gè)電路中的信號(hào)會(huì)耦合進(jìn)另一個(gè)電路，這種耦合稱為公共阻抗耦合。

地線造成電磁干擾的主要原因是地線存在阻抗，當(dāng)電流流過地線時(shí)，會(huì)在地線上產(chǎn)生電壓，這就是地線噪聲。在這個(gè)電壓的驅(qū)動(dòng)下，會(huì)產(chǎn)生地線環(huán)路電流，形成地環(huán)路干擾。當(dāng)兩個(gè)電、路共用一段地線時(shí)， 會(huì)形成公共阻抗耦合。解決地環(huán)路干擾的方法有切斷地環(huán)路， 增加地環(huán)路的阻抗，使用平衡電路等。解決公共阻抗耦合的方法是減小公共地線部分的阻抗，或采用并聯(lián)單點(diǎn)接地，徹底消除公共阻抗。

28. 如何控制線路板走線的阻抗？

當(dāng)頻率超過數(shù) kHz時(shí),導(dǎo)線的阻抗主要由導(dǎo)線的電感決定,細(xì)而長(zhǎng)的回路導(dǎo)線呈現(xiàn)高電感(典型 lOmH/cm),其阻抗隨頻率增加而增加。如果設(shè)計(jì)處理不當(dāng),將引起共阻抗耦合。減小電感的方法有兩個(gè):

·盡量減小導(dǎo)線的長(zhǎng)度,如果可能,增加導(dǎo)線的寬度

·使回流線盡量與信號(hào)線平行并靠近

29. 寬帶和窄帶怎么樣定義的，什么時(shí)候用寬帶限值，什么時(shí)候用窄帶限值？

寬帶是連續(xù)長(zhǎng)時(shí)間或短時(shí)間型的騷擾源，有自動(dòng)的，也有手動(dòng)的，為帶寬大于特定測(cè)試設(shè)備或接收機(jī)的發(fā)射。源設(shè)備比較多，電動(dòng)的，點(diǎn)火的，主要以電動(dòng)控制的為多，如電動(dòng)機(jī)，油泵,燃油噴射的等。 窄帶，是帶寬小于特定測(cè)試設(shè)備或接收機(jī)的發(fā)射，主要來自微處理器，數(shù)定邏輯電路，振蕩器和時(shí)間等窄帶騷擾源。

30.雷擊浪涌的防護(hù)辦法

對(duì)于產(chǎn)品雷擊浪涌問題，主要解決辦法是在接口加防護(hù)器件，通常 DC電源接口加壓敏電阻與TVS管，信號(hào)端口有半導(dǎo)體放電管，TVS管，氣體放電管，AC電源接口主要加壓敏電阻，氣體放電管。以上器件中間需要加退耦器件，主要是加電感或電阻、PTC。具體器件選型與接口種類、防雷等級(jí)有關(guān)。

31.電容電感如何選擇，與頻率相關(guān)的理論計(jì)算？

對(duì)于電容電感的選擇，主要是在頻率下的阻抗特性，電容阻抗小，濾波效果好，電感阻抗高，濾波效果好，其中電容與電感最佳濾波點(diǎn)是在諧振頻率點(diǎn)處，具體諧振頻率點(diǎn)可以參考器件手冊(cè)與資料，注意與電容的分布參數(shù) ESL以及電感繞線之間分布電容有關(guān)。頻率理論計(jì)算如下面兩個(gè)圖。

32.常遇到“電磁騷擾”和“電磁干擾”兩個(gè)術(shù)語，它們有什么不同？

電磁騷擾：任何可能引起裝置、設(shè)備或系統(tǒng)性能降低或?qū)τ猩驘o生命物質(zhì)產(chǎn)生損害作用的電磁現(xiàn)象。

電磁干擾：電磁騷擾引起的設(shè)備、轉(zhuǎn)輸通道或系統(tǒng)性能的下降。

    從上面定義可知，電磁騷擾僅僅是電磁現(xiàn)象，即客觀存在的一種物理現(xiàn)象，它可能引起降級(jí)或損害，但不一定已經(jīng)形成后果。而電磁干擾則是電磁騷擾引起的后果。

33. 對(duì)于USB2.0的PCB布線，需要考慮以下原則：（1）差分線要遵循等長(zhǎng)平行走線，否則會(huì)導(dǎo)致時(shí)序混亂，對(duì)外的輻射大；（2）差分線對(duì)之間的間距要保持小于10mm，并增大它們與其它信號(hào)走線的間距；（3）差分走線要求在同一板層上，因?yàn)椴煌瑢又g的阻抗、過孔等差別會(huì)降低差模傳輸?shù)男Ч牍材Ｔ肼?；?SPAN lang=EN-US>4）差分信號(hào)線之間的耦合會(huì)影響信號(hào)線的外在阻抗，必須采用終端電阻實(shí)現(xiàn)對(duì)差分傳輸線的最佳匹配；（5）盡量減少過孔等會(huì)引起線路不連續(xù)的因素；（6）避免導(dǎo)致阻值不連續(xù)性的90度走線，可用圓弧或45度折線來代替；（7）TVS/壓敏電阻器的接地端要接入接口地，并放置在端口位置。

34. 我們在 PCB布線的時(shí)候應(yīng)該盡量避免相鄰層面的平行走線，特別是接口信號(hào)不能與強(qiáng)干擾信號(hào)平行走線。

35. 某根信號(hào)線上傳輸?shù)男盘?hào)最高頻率為 30MHz，測(cè)量表明，這根導(dǎo)線上有 120MHz 的共模干擾電流，用共模輻射公式預(yù)測(cè)，只要將這個(gè)共模電流抑制 30dB，就可以滿足電磁兼容標(biāo)準(zhǔn)的要求，需要幾階的低通濾波電路？ 

答：按照題意，低通濾波器的截止頻率為 30MHz，而在 120MHz 的插入損耗要大于 30dB。由于 N階濾波器的插入損耗增加速率為每倍頻程 6N （dB），30MHz至 120MHz為兩個(gè)倍頻程，因此，N 階濾波器的截止頻率若在 30MHz，則在 120MHz 時(shí)插入損耗為程 12N（dB）。若要使程 12N > 30，則可取 N=3，即低通濾波器的階數(shù)至少為 3。

36. 通常在傳導(dǎo)測(cè)試中，2MHz 以前超標(biāo)主要靠差模電感來解決。

37. 對(duì)產(chǎn)品做電磁兼容設(shè)計(jì)可以從哪幾個(gè)方面進(jìn)行？ 

答：電路設(shè)計(jì)（包括器件選擇）、軟件設(shè)計(jì)、線路板設(shè)計(jì)、屏蔽結(jié)構(gòu)、信號(hào)線/電源線濾波、電路的接地方式設(shè)計(jì)。

38. （1）在 PCB 設(shè)計(jì)中，元器件布局是一個(gè)重要的環(huán)節(jié)，布局結(jié)果的好壞將直接影響布線的效果，合理的元器件布局是 PCB 設(shè)計(jì)成功的第一步。關(guān)鍵器件必須按照信號(hào)流向放置；以每個(gè)功能電路的核心元件為中心，圍繞它來進(jìn)行布局。元器件應(yīng)均勻、整齊、緊湊地排列在 PCB 上．盡量減少和縮短各元器件之間的引線和連線長(zhǎng)度。電源靠近電源模塊輸入口放置，減少內(nèi)部連接線纜長(zhǎng)度；（2）單板上高速數(shù)字電路的濾波電容，對(duì)于抑制高速數(shù)字芯片如 CPU等具有關(guān)鍵作用，因此在布局階段需要考慮濾波電容與被濾波芯片要盡量靠近放置，確保濾波效果；（3）單板上高頻輻射源不要靠近接口，不要靠近通風(fēng)孔，以及電源輸入線纜等，產(chǎn)品的晶振在布局階段考慮放置在單板的中間，不靠近接口等位置；（4）高速數(shù)字信號(hào)在走線過程中需要有一個(gè)完整的地或電源平面保證其回流。但實(shí)際過程中電源平面或地平面需要分割，這時(shí)就一定要注意走線不能跨分割，這樣會(huì)導(dǎo)致回流面積增大，對(duì)外輻射增強(qiáng)；（5）PCB 走線過程中應(yīng)當(dāng)注意變壓器下面不能走大平面，同時(shí)不能布與接口無關(guān)的走線；單板上晶振是很強(qiáng)的輻射源，除了對(duì)晶振的電源進(jìn)行濾波處理，信號(hào)走線進(jìn)行控制外，在晶振外殼下方投影面積范圍之內(nèi)應(yīng)該鋪大面積銅皮，為高頻干擾通路提供回流路徑；（6）PCB 單板上接口連接器很多，而且都是金屬殼體，這時(shí)應(yīng)該注意，金屬殼體接地管腳需要接地處理，不能夠懸空；（7）走線之間不能相互有串?dāng)_；（8）在單板上布完所有走線后，并且經(jīng)過審查沒有走線問題后，可以在單板表層以及地層空白部分進(jìn)行鋪接地銅皮，注意接地的過孔要多。