關于EMC

EMC，Electromagnetic Compatibility，即電磁兼容，一般定義為：

設備或系統(tǒng)在其電磁環(huán)境中能正常工作且不對該環(huán)境中任何事物構成不能承受的電磁騷擾的能力。

EMI，即電磁干擾，電磁干擾指任何可能引起裝置、設備和系統(tǒng)性能降低或對有生命物質(zhì)產(chǎn)生損害作用的電磁現(xiàn)象。它由干擾源、耦合通道和接受器 3 部分構成。根據(jù)干擾傳播的途徑，電磁干擾分為輻射干擾和傳導干擾。輻射干擾 (RI) 是通過空間并以電磁波的特性和規(guī)律傳播的，但不是任何裝置都能輻射電磁波的；傳導干擾 (CI) 是沿著導體傳播的干擾，即傳導干擾的傳播在干擾源和接受器之間肯定有一完整的電路連接。

EMS，即電磁敏感度，一般來說，敏感度高，抗干擾度就低。 EMS 從不同角度反映了裝置、設備或系統(tǒng)的抗干擾能力。敏感度電平 ( 剛剛開始出現(xiàn)性能降低時的電平 ) 越小，說明敏感度越高，抗干擾度就越低；而抗干擾度電平越高，說明抗干擾度也越高，敏感度就越低。電磁敏感度分為輻射敏感度和傳導敏感度。

1.電磁兼容包括兩個方面的含義。

（1）電子設備或系統(tǒng)內(nèi)部的各個部件和子系統(tǒng)、一個系統(tǒng)內(nèi)部的各臺設備乃至相鄰幾個系統(tǒng)，在它們自己所產(chǎn)生的電磁環(huán)境及在他們所處的外界電磁環(huán)境中，能按原設計要求正常運行。換句話說，它們應具有一定的電磁敏感度，以保證它們對電磁干擾具有一定的抗擾度(Immunity of a Disturbance)。

（2）該設備或系統(tǒng)自己產(chǎn)生的電磁噪聲(Electromagnetic Noise－EMN)必須被限制在一定的電平，使由它所造成的電磁干擾不致對它周圍的電磁環(huán)境造成嚴重的污染和影響其他設備或系統(tǒng)的正常運行。

2.構成電磁干擾有三個要素，即：騷擾源（噪聲）、噪聲的耦合途徑及噪聲接收器（被干擾設備）。因此，概括電磁兼容設計的任務就是要削弱騷擾源的能量，隔離或減弱噪聲耦合途徑及提高設備對電磁干擾的抵抗能力。

電磁兼容性設計包括電路選擇、元器件的選擇、濾波、屏蔽、接地、布局等。濾波是抑制干擾的一種有效措施，尤其是在對付傳導干擾方面，具有明顯的效果。必須注意電路中的接地問題，因為公共阻抗耦合主要通過公共地阻抗進行。如果接地沒有處理好，可能會對電路引入很大的地干擾，從而使電路不能正常工作。

3. DSP 對外很多的數(shù)據(jù)、地址信號；很容易造成信號串擾等干擾現(xiàn)象。DSP 工作系統(tǒng)有大量數(shù)據(jù)在傳輸、處理，而且多是高頻干擾噪聲。為了很好的解決這些干擾，在 PCB 布線中強調(diào)每 4-6 根信號走線旁邊伴隨一個地走線，同時地線上多打地過孔與底層連通。地線能夠很好的隔離信號間的串擾；地線與地面構成個凹形的地隔離。同時為了抑制信號線上的噪聲，一般在數(shù)據(jù)、地址信號線加上匹配電阻；用電阻來減緩干擾信號上升沿的變化，從而抑制信號線對外的干擾。

4. 一般用于控制 EMI 主要有哪三種電容？

  旁路（bypass）電容：用于濾除高頻噪聲，采用并接方法，一端接信號，一端接地；

  去耦合（decoupling）電容：用于供給 PCB 上元件工作電流所需觸發(fā)脈沖傳送能量及濾除高頻噪聲；

  電解電容（大容值電容）：用于供給 PCB 上各元件群總工作電流所需觸發(fā)脈沖傳送驅動能量。

5. 如何確定元件低、中、高速的工作范圍？

答：以元件信號上升時間長短來確定低、中、高數(shù)范圍。 低速信號上升時間>5ns；中速 1ns<信號上升時間<5ns; 高速信號上升時間<1ns。

6. 接地的功能定義是什么？

1）、接地作為信號傳送參考點；

2）、提供一低阻抗落點讓噪聲電流經(jīng)此點落地；

3）、在電路接地網(wǎng)絡設計中設法找出最小環(huán)路落地；

4）、盡可能在易受干擾電路中設計接地落地；

5）、避免EMI電流流向接地網(wǎng)絡造成耦合干擾。

7.PCB 線路間哪些參數(shù)會影響線路互感？

答：1）：互感電容，電感，線路形狀及布線，材料，信號強度及上升時間； 2）：線路間距，長度，距地距離； 3）：端點阻抗匹配； 4）：耦合干擾電壓（尖峰/衰減/過沖/下沖）造成數(shù)據(jù)出錯； 5）：高頻開關噪聲耦合到I/O 線。

8. 說明 PCB布線EMI控制設計準則？

答：(1)：布線線路越短越好；(2):高速高位準數(shù)據(jù)線遠離易受干擾高靈敏的模擬信號線；(3)：并列布線有干擾，注意干擾耦合量與線路長度關系，以免形成反射干擾;(4)：將對噪聲敏感線路就近接地安置，可減小兩者相互間干擾耦合量；(5):將對噪聲敏感線路間距離加大，可減小相互間干擾耦合量；(6)：將對噪聲敏感線路分置在 PW器和接地面兩面，可減小相互間干擾耦合量；(7)：對敏感電路采用低 I/P阻抗，利用負回波可減低干擾，并可另接電容接地濾除高頻噪聲，但須注意電容充放電時，延遲影響脈沖信號上升時間；(8)：避免使用高阻抗負載，可減小正回波反射干擾；(9)：干擾源和被干擾源線路必須相交時，應采用相互垂直排列，可減低相互干擾量； (10)：在干擾源和被干擾源線路間，加裝接地保護線路，可減低約10dB的相互干擾耦合量。

9. 如何減小時鐘與I/O 線路間噪聲耦合；

答：1）：線路間距越大越好； 2）：時鐘線路左右邊加保護線路，上下邊加回路（例如高隔離度的同軸電纜），可有隔離噪聲外泄。3）：將時鐘與 I/O 線路分置不同PCB 層面。

10．何消除 PCB層與層間 EMI問題？

解答：跳層多以通孔、穿孔連結，盡可能將數(shù)字邏輯電路安排在同一層PCB 上，避免時鐘噪聲經(jīng)通孔、穿孔傳至另一層 PCB,不要在固定接地板（solid ground plane）上穿孔,另外層疊設計要規(guī)劃好，高速信號線層要與地層相鄰，電源層與地層相鄰。