DRAM, SRAM, SDRAM 的關(guān)系與區(qū)別2010-08-01 23:31:05| 分類: 電子硬件 | 標(biāo)簽: |字號(hào)大中小 訂閱 DRAM,動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器,需要不斷的刷新,才能保存數(shù)據(jù).而且是行列地址復(fù)用的,許多都有頁(yè)模式。 SRAM,靜態(tài)的隨機(jī)存取存儲(chǔ)器,加電情況下,不需要刷新,數(shù)據(jù)不會(huì)丟失,而且,一般不是行列地址復(fù)用的。SRAM是Static Random Access Memory的縮寫,中文含義為靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器,它是一種類型的半導(dǎo)體存儲(chǔ)器?!办o態(tài)”是指只要不掉電,存儲(chǔ)在SRAM中的數(shù)據(jù)就不會(huì)丟失。這一點(diǎn)與動(dòng)態(tài)RAM(DRAM)不同,DRAM需要進(jìn)行周期性的刷新操作。 然后,我們不應(yīng)將SRAM與只讀存儲(chǔ)器(ROM)和Flash Memory相混淆,因?yàn)镾RAM是一種易失性存儲(chǔ)器,它只有在電源保持連續(xù)供應(yīng)的情況下才能夠保持?jǐn)?shù)據(jù)。“隨機(jī)訪問(wèn)”是指存儲(chǔ)器的內(nèi)容可以以任何順序訪問(wèn),而不管前一次訪問(wèn)的是哪一個(gè)位置。 SRAM中的每一位均存儲(chǔ)在四個(gè)晶體管當(dāng)中,這四個(gè)晶體管組成了兩個(gè)交叉耦合反向器。這個(gè)存儲(chǔ)單元具有兩個(gè)穩(wěn)定狀態(tài),通常表示為0和1。另外還需要兩個(gè)訪問(wèn)晶體管用于控制讀或?qū)懖僮鬟^(guò)程中存儲(chǔ)單元的訪問(wèn)。因此,一個(gè)存儲(chǔ)位通常需要六個(gè)MOSFET。對(duì)稱的電路結(jié)構(gòu)使得SRAM的訪問(wèn)速度要快于DRAM。SRAM比DRAM訪問(wèn)速度快的另外一個(gè)原因是SRAM可以一次接收所有的地址位,而DRAM則使用行地址和列地址復(fù)用的結(jié)構(gòu)。
每單位容量的DRAM使用較少的晶體管而且占用面積小,而SRAM則是用較多晶體管占用的面也要相對(duì)大不少; DRAM需要不斷刷新來(lái)維持所存儲(chǔ)的數(shù)據(jù),SRAM則不需要;DRAM的存取時(shí)鐘間隔長(zhǎng),而SRAM的速度快,時(shí)間短;DRAM的耗電低,SRAM耗電大。目前,相同容量的SRAM價(jià)格是SDRAM的8倍左右,面積則將近大4倍,所以SRAM常用于快速存儲(chǔ)的較低容量的RAM需求,比如Cache(緩存),比如CPU內(nèi)部的L1 Cache和主板上的L2 Cache,一般只有幾百K。 從晶體管的類型分,SRAM可以分為雙極性與CMOS兩種。從功能上分,SRAM可以分為異步SRAM和同步SRAM(SSRAM)。異步SRAM的訪問(wèn)獨(dú)立于時(shí)鐘,數(shù)據(jù)輸入和輸出都由地址的變化控制。同步SRAM的所有訪問(wèn)都在時(shí)鐘的上升/下降沿啟動(dòng)。地址、數(shù)據(jù)輸入和其它控制信號(hào)均于時(shí)鐘信號(hào)相關(guān)。 SDRAM,同步的DRAM,即數(shù)據(jù)的讀寫需要時(shí)鐘來(lái)同步。 主要是存儲(chǔ)單元結(jié)構(gòu)不同導(dǎo)致了容量的不同。一個(gè)DRAM存儲(chǔ)單元大約需要一個(gè)晶體管和一個(gè)電容(不包括行讀出放大器等),而一個(gè)SRAM存儲(chǔ)單元大約需要六個(gè)晶體管。DRAM和SDRAM由于實(shí)現(xiàn)工藝問(wèn)題,容量較SRAM大,但是讀寫速度不如SRAM。 一個(gè)是靜態(tài)的,一個(gè)是動(dòng)態(tài)的,靜態(tài)的是用的雙穩(wěn)態(tài)觸發(fā)器來(lái)保存信息,而動(dòng)態(tài)的是用電子,要不時(shí)的刷新來(lái)保持。DRAM和SDRAM由于實(shí)現(xiàn)工藝問(wèn)題,容量較SRAM大。但是讀寫速度不如SRAM,但是現(xiàn)在,SDRAM的速度也已經(jīng)很快了,時(shí)鐘似乎已經(jīng)有 150兆的了。那么就是讀寫周期小于10ns了。SDRAM雖然工作頻率高,但是實(shí)際吞吐率要打折扣。以PC133為例,它的時(shí)鐘周期是7.5ns,當(dāng)CAS latency=2 時(shí),它需要12個(gè)周期完成8個(gè)突發(fā)讀操作,10個(gè)周期完成8個(gè)突發(fā)寫操作。不過(guò),如果以交替方式訪問(wèn)Bank,SDRAM可以在每個(gè)周期完成一個(gè)讀寫操作(當(dāng)然除去刷新操作)。其實(shí)現(xiàn)在的主流高速存儲(chǔ)器是SSRAM(同步SRAM)和SDRAM(同步DRAM)。目前可以方便買到的SSRAM最大容量是8Mb/片,最大工作速度是166MHz;可以方便買到的SDRAM最大容量是128Mb/片,最大工作速度是133MHz。
|
|
來(lái)自: zhangquanling > 《FPGA_混飯吃的》