在今年三月的IDF會(huì)上，英特爾嵌入式實(shí)驗(yàn)室負(fù)責(zé)人就在一次小型媒體會(huì)上透露了他們未來的嵌入式CPU架構(gòu)，該架構(gòu)與賽靈思的架構(gòu)非常相似，只不過，X86的Atom處理器代替了ARM核、多個(gè)基于硬加速器的功能模塊IP代替了FPGA、總線方面則由QPI總線代替了AXI。其實(shí)，正如清華大學(xué)教授、國家863核高基項(xiàng)組負(fù)責(zé)人魏少軍在前不久深圳IIC主題演講中所指出：“這是大勢所趨。幾年后，嵌入式CPU、DSP、FPGA等各種處理器的架構(gòu)都將殊途同歸，因?yàn)樗麄兊募軜?gòu)都要向一個(gè)共同的目標(biāo)演進(jìn)，那就是必須同時(shí)集成動(dòng)態(tài)可重配置功能、可編程功能、超級(jí)計(jì)算功能以及大量的邏輯陣列。這種趨勢將改寫目前的處理器供應(yīng)商格局。”

 

然而，這種趨勢正是FPGA廠商所朝思暮想的，這也將徹底改變他們的命運(yùn)，使得他們能走出傳統(tǒng)FPGA的應(yīng)用瓶頸，從小小池塘走向浩瀚的大海。不過，同樣是異構(gòu)多核架構(gòu)，ARM with FPGA的優(yōu)勢又在哪里呢？“這些競爭產(chǎn)品中的異構(gòu)核是硬加速器核，只能完成固定的功能；而我們的異構(gòu)核是FPGA，生來就具有可重配置性，能靈活地配置成需要的多種功能，而可重配置是未來很多應(yīng)用的重要需求。”Ivo解釋。不過，他也坦承，目前來看X86+特定硬核的處理速度可以比賽靈思的可重構(gòu)功能更快。賽靈思的ARM based FPGA目前定位在深度嵌入式領(lǐng)域，致力于通過其靈活多變的特點(diǎn)搶占細(xì)分市場，從市場的長尾中最大程度獲益，而英特爾的嵌入式立足于高端嵌入式市場，主攻大規(guī)模高性能應(yīng)用領(lǐng)域，同時(shí)矚目深度嵌入式領(lǐng)域。“所以，有些市場仍是屬于英特爾特有的市場，我們不會(huì)與他們競爭，比如視頻游戲。”作為英特爾多年的合作伙伴，他似乎不太愿意評論賽靈思未來與英特爾的競爭關(guān)系，他說“目前看來，賽靈思高端與INTEL保持了良好的合作關(guān)系，深度嵌入式方面與ARM緊密合作的局勢短期不會(huì)改變。”然而，根據(jù)Ivo的介紹，在其它更廣泛的視頻應(yīng)用領(lǐng)域，ARM with FPGA將擁有巨大的發(fā)揮空間，而2012年全球互聯(lián)網(wǎng)上流量將有一半是基于視頻應(yīng)用。這表示未來賽靈思與英特爾--特別是英特爾未來要主推的嵌入式CPU，在深度嵌入式領(lǐng)域有一天可能會(huì)在中間某個(gè)地方相遇，競爭關(guān)系將在所難免。而賽靈思與英特爾目前親密的合作關(guān)系也將會(huì)走上一種競合的關(guān)系。“賽靈思的ARM based FPGA目前定位在深度嵌入式領(lǐng)域，致力于通過其靈活多變的特點(diǎn)搶占細(xì)分市場，從市場的長尾中最大程度獲益，而英特爾的嵌入式立足于高端嵌入式市場，主攻大規(guī)模高性能應(yīng)用領(lǐng)域。”Ivo再次補(bǔ)充解釋。

其實(shí)，賽靈思與親密戰(zhàn)友之間的這種演變故事已發(fā)生過了，這就是它與DSP廠商的故事。FPGA與DSP廠商早已從親密戰(zhàn)友走上競合關(guān)系，并且未來恐怕更是會(huì)針鋒相對，特別是在目前DSP也寄預(yù)厚望的LTE/4G市場。“在傳統(tǒng)的3G設(shè)備市場，F(xiàn)PGA的主要應(yīng)用是射頻后處理方面，然而在未來的LTE/4G市場，F(xiàn)PGA將進(jìn)入基站等核心應(yīng)用，直接取代目前的多核DSP。”Ivo已毫不諱言與DSP的激烈競爭，“這個(gè)市場我們已開始進(jìn)入，并且旗開得勝，未來的增長潛力巨大。”他解釋，“在未來的4G基站系統(tǒng)中，X86仍在數(shù)據(jù)控制方面占優(yōu)勢，而FPGA則會(huì)在數(shù)據(jù)處理方面擁有巨大優(yōu)勢——以前這部分功能主要是由DSP來完成的，然而隨著4G網(wǎng)絡(luò)對大量并行數(shù)據(jù)處理需求的增加，多核DSP已不能滿足需求。”

當(dāng)然，除了在嵌入式CPU和DSP的大海里搶食，F(xiàn)PGA永遠(yuǎn)不會(huì)停止從傳統(tǒng)對手ASIC和ASSP的手里不斷攻城略地，直到有一天將他們逼到墻角。Ivo表示，“隨著我們高性能、低功耗的28nm賽靈思7系列FPGA的推出，在新的設(shè)計(jì)項(xiàng)目中基于FPGA的設(shè)計(jì)項(xiàng)目數(shù)將是ASIC/ASSP的三倍。采用全新的統(tǒng)一架構(gòu)的FPGA將會(huì)從兩頭直逼ASIC/ASSP的領(lǐng)地：高端直達(dá)40G/10G網(wǎng)絡(luò)的核心數(shù)據(jù)包處理、核心接口部分和Serdes芯片，這些領(lǐng)域傳統(tǒng)上多由ASIC來完成，因?yàn)槠湫枰咚俚凸?，現(xiàn)在7系列在性能提升的同時(shí)(可支持多達(dá)200萬個(gè)邏輯單元)將整體功耗降低50%以上，已完全能勝任這些工作；而低端則會(huì)直逼最新的消費(fèi)電子產(chǎn)品，比如數(shù)碼相機(jī)、3D電視、便攜醫(yī)療設(shè)備以及車載信息娛樂系統(tǒng)等應(yīng)用，在這些市場，7系列中的ARTIX 7將以低成本低功耗直接挑戰(zhàn)ASIC/ASSP應(yīng)用。”在賽靈思的規(guī)劃中，留給ASIC/ASSP的領(lǐng)地越來越小，“從目前來看，只有手機(jī)不是FPGA適合的市場。”Ivo坦承，“另外，高端核心網(wǎng)絡(luò)中的包交換功能仍是ASIC/ASSP的強(qiáng)項(xiàng)。”

賽靈思領(lǐng)導(dǎo)的FPGA陣營正在從門前的PLD這樣一個(gè)小小池塘進(jìn)入一個(gè)浩瀚的大海，他們將在大海里縱橫馳騁，他們的大海攪局也定會(huì)攪亂眾多設(shè)計(jì)工程師的習(xí)慣，這些工程師們將會(huì)逐漸改變一些傳統(tǒng)的思維定勢，會(huì)越來越多地考慮用FPGA替代DSP、CPU或者ASIC平臺(tái)，當(dāng)然賽靈思在攪局讓對手難過的同時(shí)，沒有忘記讓設(shè)計(jì)工程師過得更自在、輕松，除了目標(biāo)設(shè)計(jì)平臺(tái)大大簡化工程師的工作量外，他們也在相應(yīng)的工具和軟件上進(jìn)行創(chuàng)新、大幅降低FPGA的設(shè)計(jì)門檻，“比如基于我們合作伙伴開發(fā)的AutoESL工具自動(dòng)生成的C2FPGA(C語言轉(zhuǎn)換為FPGA實(shí)現(xiàn)的高層次綜合工具)，比我們用RTL綜合寫出來的性能還好。并且，我們曾嘗試讓TI的一家設(shè)計(jì)公司采用這個(gè)工具來設(shè)計(jì)基于FPGA的應(yīng)用，他們完全沒有接觸過FPGA，只是非常熟悉C語言，然而通過Auto ESL，他們就可以很快在FPGA平臺(tái)設(shè)計(jì)了。”