CMOS電路比TTL電路較晚問(wèn)世，但應(yīng)用和發(fā)展都較快，大有后來(lái)者居上、趕超并取代之勢(shì)，目前應(yīng)用很廣泛，是學(xué)習(xí)電子技術(shù)的重要電路。

1.CMOS邏輯門電路的組成結(jié)構(gòu)

CMOS電路是互補(bǔ)型金屬氧化物半導(dǎo)體電路的英文字頭縮寫。它由絕緣場(chǎng)效應(yīng)晶體管組成。由于只有一種載流子，因而是一種單極型晶體管集成電路。其基本結(jié)構(gòu)是一個(gè)N溝道MOS管和一個(gè)P溝道MOS管，如圖1所示。由于兩管柵極工作電壓極性相反，故將兩管柵極相連作為輸入端，兩個(gè)漏極相連作為輸出端，如圖1(a)所示，則兩管正好互為負(fù)載，處于互補(bǔ)工作狀態(tài)。

圖1  CMOS電路基本結(jié)構(gòu)示意圖

·當(dāng)輸入低電平(V_i=V_ss)時(shí)，PMOS管導(dǎo)通，NMOS管截止，輸出高電平，如圖1(b)所示。

·當(dāng)輸入高電平（V_i=V_DD）時(shí)，PMOS管截止，NMOS管導(dǎo)通，輸出為低電平，如圖1(c)所示。兩管如單刀雙擲開(kāi)關(guān)一樣交替工作，構(gòu)成反相器。

2.CMOS邏輯門電路的制造工藝

CMOS電路中的主要組成是金屬-氧化物-半導(dǎo)體管，做在同一基片上，其間自然是隔離的，無(wú)需專門的隔離措施。圖2為CMOS反相器的芯片結(jié)構(gòu)示意圖。在制造時(shí)，首先在N型硅襯底上擴(kuò)散P型區(qū)，這個(gè)P型區(qū)通常叫做P阱，也就是N-MOS管的襯底；在P阱內(nèi)再用擴(kuò)散法制作兩個(gè)N型區(qū)，以形成N-MOS管（N溝道MOS管）。而P-MOS管則可直接做在N型硅襯底上。

圖2  CMOS反相器的芯片結(jié)構(gòu)示意圖

由上述可見(jiàn)，CMOS電路比雙極型電路制造工藝簡(jiǎn)單、工序少，由于節(jié)省了隔離槽占用的面積，還可大大提高電路集成度。當(dāng)然，若與單溝道MOS電路相比，工藝上要稍復(fù)雜些，例如它要多用兩塊光刻板，還需要P阱保護(hù)環(huán)，因而芯片利用率也要低些。

3.CMOS邏輯門電路的特點(diǎn)

①功耗

表1列出了各種MOS電路的四個(gè)主要參數(shù)。

表1 國(guó)產(chǎn)TTL和MOS電路主要參數(shù)

CMOS電路采用互補(bǔ)結(jié)構(gòu)，工作時(shí)總是一個(gè)MOS管處于導(dǎo)通、另一個(gè)MOS管處于截止?fàn)顟B(tài)，因而電路功耗理論上為零。實(shí)際上，由于存在硅表面和PN結(jié)的泄露電流，量值約數(shù)百毫微安，因而尚有微瓦量級(jí)的靜態(tài)功耗，但相比于TTL電路則低多了。功耗低，這是CMOS電路的一個(gè)突出優(yōu)點(diǎn)。圖3為兩種電路的動(dòng)態(tài)功耗電流曲線。

圖3  TTL與CMOS兩種電路的動(dòng)態(tài)功耗電流曲線