|
轉(zhuǎn)一些以前在網(wǎng)上收集的ORCAD使用技巧
1、實(shí)際使用中，同一個(gè)schematic folder下的page用port是可以實(shí)現(xiàn)互連的，對(duì)于總線(xiàn)信號(hào)的標(biāo)注,要加注off-page，而且都是有方向的，但方向性不會(huì)影響網(wǎng)表的生成，在做DRC時(shí)會(huì)有警告。
IC的datasheet一般是從生產(chǎn)商的網(wǎng)站上down的，中文網(wǎng)站中http://www./的資料庫(kù)較全，可以試試看，引腳的方向是指的type嗎，若不做仿真就不用管它。 2、FANOUT布線(xiàn)：延伸焊盤(pán)式布線(xiàn)。 為了保證SMD器件的貼裝質(zhì)量，一般遵循在SMD焊盤(pán)上不打孔的原則，因此用fanout布線(xiàn)，從SMD器件的焊盤(pán)向外延伸一小段布線(xiàn)，再放置VIA，起到在焊盤(pán)上打孔的作用。在LAYOUT PLUS 中，用AUTO/Fanout/Board，實(shí)現(xiàn)fanout布線(xiàn)。先要設(shè)置好FANOUT的參數(shù)。在自動(dòng)布線(xiàn)前要對(duì)PCB上各SMD器件先FANOUT布線(xiàn)。 3、現(xiàn)在頂層圖上有四個(gè)模塊，選中任一模塊后，按右鍵選Descend Hierarchy后可進(jìn)入子圖，現(xiàn)在子圖已畫(huà)好，如何在頂層中自動(dòng)生成PORT？ 而不用自己一個(gè)一個(gè)往上加PORT？（子圖中已給一些管腳放置了PORT） 階層式電路圖的模塊PIN腳要自己放置。選中模塊后用place pin快捷菜單。自動(dòng)應(yīng)該不可能。 4、只是想把板框不帶任何一層,單獨(dú)輸出gerber文件.該咋整? 發(fā)現(xiàn)在layout 自帶的模板中，有一些關(guān)于板框和尺寸的定義，都是在notes層。所以你也可以在設(shè)定板框時(shí)，嘗試單獨(dú)將obstacle type 設(shè)定為board outline,將obstacle layer設(shè)定為 notes，當(dāng)然要在layers對(duì)話(huà)框里添加上notes層，再單獨(dú)輸出notes層gerber文件 5、層次原理圖，選中，右鍵，Descend Hierarchy， 出現(xiàn)錯(cuò)誤：Unable to descend part.？ 建議重新設(shè)置層級(jí)、重新設(shè)置屬性后就可以了 6、層次原理圖 是什么概念呢？ 階層電路就是將經(jīng)常要用到的原理圖（如半加器）作為一個(gè)模塊，不禁可以是設(shè)計(jì)版圖簡(jiǎn)潔，而且便于其他設(shè)計(jì)引用 7、有關(guān)ORCAD產(chǎn)生DEVICE的問(wèn)題 用ORCAD出DEVICE文件時(shí)，它只默認(rèn)原理圖上所顯示的元件的PIN連接來(lái)出，懸空的PIN在DEVICE里的PINCOUNT沒(méi)有統(tǒng)計(jì)進(jìn)去，而且確定不了元件PIN 的數(shù)量（由于懸空沒(méi)有顯示）這樣的話(huà)，做封裝的時(shí)候很容易做錯(cuò)，如果沒(méi)有DATA SHEET的話(huà)。 怎么樣才能避免這個(gè)問(wèn)題呢？在ORCAD里面如何顯示元件的全部PIN呢？ 原理圖的腳和封裝的腳有關(guān)系嗎？做封裝當(dāng)然不能看原理圖做了。找DATASHEET建封裝庫(kù)吧 8、在ORCAD V9.23中如何更改PIN的“NAME”、“NUMBER”字體的大小和PIN的長(zhǎng)短，以及GRID的間距？ pin的長(zhǎng)短：選擇元件點(diǎn)擊鼠標(biāo)右鍵，edit part,選擇管腳鼠標(biāo)右鍵/edit properties/shape. name、number 字體大小是固定的，無(wú)法修改。 9、請(qǐng)問(wèn)如何在orcad中填加新的元?dú)饧?br>方法一: 在原理圖中加好元器件后,ECO到LAYOUT圖.
方法二: 直接在LAYOUTL圖里面用TOOL--->COMPONENT--->NEW功能增加元件. 10、ERROR: [DRC00031] Package has same name but different source library 這是因?yàn)槭鞘裁丛? 可能是有兩個(gè)元件使用相同的元件序號(hào)。（我怎么看是：相同的封裝來(lái)自不同的源連接庫(kù)？？） 11、為什么會(huì)出現(xiàn)刪除管腳連帶元?dú)饧黄鸨粍h除呢? 可能是你選中了元件，注意觀(guān)察元件周?chē)袥](méi)有出現(xiàn)虛線(xiàn)框 12 、 capture中copy元件處理的問(wèn)題 我的圖是從其他*.DSN圖上copy過(guò)來(lái)的 別人的圖只有*.DSN 和 *.opj文件 copy過(guò)來(lái)以后的圖發(fā)現(xiàn)上面的part的屬性里source library和source package都不能改 我看了capture的資料，里面說(shuō) Caution： An attached schematic folder or other file external to the project or library is not lcdhomed with the project or library. If you copy or move the project or library to a new location, you must also move or copy the attached object to keep them together. In addition, you may need to edit the path to the attached schematic folder or file if you move the project to a new location with a different directory structure. 大意是說(shuō)copy的時(shí)候還有其他的附件也該一起copy，然后修改路徑
我想請(qǐng)問(wèn)，像我現(xiàn)在這種情況，該怎么辦呢，從新輸入元件一個(gè)一個(gè)的修改 還是有其他的好辦法。 ps。copy的原文件無(wú)法獲得更多的資料了。
沒(méi)必要改的 ，原理圖到PCB LAYOUT傳遞的網(wǎng)表信息只是PART REFERENCE 和PCB FOOTPRINT而已，你只要改FOOTPRINT NAME就行了，至于SOURCE LIB和SOURCE PACKAGE能不能改，無(wú)所謂 （注：只有你的元件的PCB FOOTPRINT項(xiàng)是空的，才會(huì)用到SOURCE PACKAGE） 13、有什么快捷的辦法讓所有元件的封裝以及值輸出來(lái) 原理圖是orcad/capture，加powerpcb 利用BOM表輸出在COMBINED PROPERTY STRING項(xiàng)中加上{PCB FOOTPRINT} 14、請(qǐng)問(wèn)高手 我在畫(huà)電路圖時(shí) 因?yàn)檫@個(gè)電路圖是別人給我的 我要進(jìn)行修改，可是元件庫(kù)里有些元件是沒(méi)有的 我要如何操作才能更快的得到想要的元件呢 我不想復(fù)制；是因?yàn)檫@個(gè)元件建立的不對(duì)。如果說(shuō)這個(gè)電路圖中有的元件少PIN 怎么樣才能加上去呢 急呀 謝謝先了！ 選擇元件，然后點(diǎn)擊右鍵選edit part修改就可以了 15、請(qǐng)問(wèn)大蝦們，orcad如何導(dǎo)入powerpcb? tools/create netlist/other/padspcb.dll,輸出文件名后綴改為.asc即可。 16、 capture DRC時(shí)出現(xiàn)：Off-Grid Objects 在session log中出現(xiàn)Off-Grid Objects，我看了help文件，但還是不明白什么叫Off-Grid Objects。 Reporting Off-Grid Objects
R78 - 08-POWER/LED/JTAG/CLOCK/OM (177.80, 222.50) C128 - 08-POWER/LED/JTAG/CLOCK/OM (93.98, 49.53) C129 - 08-POWER/LED/JTAG/CLOCK/OM (106.68, 49.53) R81 - 08-POWER/LED/JTAG/CLOCK/OM (35.31, 271.78) F1 - 08-POWER/LED/JTAG/CLOCK/OM (59.18, 38.10) R75 - 08-POWER/LED/JTAG/CLOCK/OM (152.40, 208.53) C121 - 07-LCD (137.16, 133.48) 把snap to grid關(guān)掉后，元件就不是按照網(wǎng)格來(lái)放置的。所以統(tǒng)計(jì)是會(huì)出現(xiàn)這樣的提示 請(qǐng)問(wèn)有辦法把not off-grid 的器件修正嗎？ 解決方法是在erc的時(shí)候把這個(gè)選項(xiàng)關(guān)了 17、CAM輸出的文件,為什么電源和地的那層好象看不到什么內(nèi)容,是不是所有的PCB的CAM輸出都是這樣的？ 看的到的，應(yīng)該 是十字化焊盤(pán) 18、有沒(méi)有好位大位知道怎么將PADS文件轉(zhuǎn)換成ORCAD文件呀？有的話(huà)，請(qǐng)賜教！~！謝謝 將PADS文件輸出為ASC格式，在ORCAD中應(yīng)該就可以導(dǎo)入了。 19、在用CAPTURE時(shí)先畫(huà)了個(gè)元件放到圖上去了，后來(lái)發(fā)先畫(huà)的有點(diǎn)問(wèn)題，就回到那個(gè)元件庫(kù)修改了一下，在回到原理圖上，怎么也不能將新改的元件放上去它還是用的原先的那個(gè)了，我想應(yīng)該可一更新的吧！那位幫忙看一下呢？ 在畫(huà)的原理圖上點(diǎn)中該無(wú)件,然后右鍵彈出菜單,有個(gè)edit part功能,進(jìn)去后你就修改它好了,修改完后就update current就行了.一定改得過(guò)來(lái)的. 20、如何用ORCAD編寫(xiě)CPLD?我想用ORCAD寫(xiě)CPLD，同時(shí)進(jìn)行仿真。但不知如何用？ 有很多專(zhuān)業(yè)工具可以做這個(gè)工作，為何要用Orcad呢 可以推薦很多：如Maxplus,foundation,synplicity,synosys,xilinx ISE 具體選哪個(gè)要看你用哪個(gè)公司的cpld了 21、我用Orcad畫(huà)完原理圖，想用Powpcb畫(huà)PCB 現(xiàn)在問(wèn)題是Orcad中元件的封裝的庫(kù)如何加入，讓Powpcb知道是采用什么封裝的呢 這些PCB封裝是在Orcad里畫(huà)還是在Powpcb里畫(huà)呢？特別是自己命名的一個(gè)新封裝 封裝在POWERPCB里畫(huà)。在ORCAD的CAPTURE里設(shè)定每個(gè)元件的FOOTPRINT與POWERPCB里的封裝名相同即可 22、我準(zhǔn)備用ORCAD作原理圖，然后作成allegro的網(wǎng)絡(luò)表，可是我添加元件庫(kù)的時(shí)候卻發(fā)現(xiàn)可以添加*.olb和*.lib的庫(kù)，請(qǐng)問(wèn)兩種庫(kù)分別用在什么場(chǎng)合？ 在allegro中何處可以看到元件封裝庫(kù)？ *olb是圖形符號(hào)庫(kù)文件即是原理圖庫(kù)，*.lib是仿真模型描述庫(kù)文件利用Spice語(yǔ)言對(duì)Capture中的圖形符號(hào)進(jìn)行功能定義與描述。*.llb是PCB封裝庫(kù)文件。 用olb 那個(gè).lib是DOS版本的Capture的元件庫(kù)文件 23、在修改元件序號(hào)，邏輯門(mén)與管腳時(shí)，要按規(guī)則編輯一個(gè)敘述如何修改的文字文件（*SWP）。 請(qǐng)問(wèn)編輯的文字文件件是不是有一定的要求？因?yàn)镃HANGEREF這項(xiàng)必須要大寫(xiě)才可以改，而GATESWAP和PINSWAP有幾次改不過(guò)來(lái)，在原理圖上總報(bào)錯(cuò)，為什么？ 圖片：[下載此圖片]
#3樓說(shuō): 24、請(qǐng)問(wèn)怎么可以把orcad原理圖上的元件存到指定的元件庫(kù)里
選中元件點(diǎn)EDIT PARTS，在編輯窗口選另存為。 25、EMC需要在設(shè)計(jì)初期就要考慮，現(xiàn)轉(zhuǎn)貼一個(gè)，與大家分享 ＥＭＣ實(shí)踐知識(shí)
１電磁兼容設(shè)計(jì)中的實(shí)踐知識(shí) ●什么是電磁兼容性問(wèn)題？ 電磁兼容問(wèn)題可以分為兩類(lèi)，一類(lèi)是電子電路、設(shè)備、系統(tǒng)在工作時(shí)由于相互干擾或受到外界的干擾，使其達(dá)不到預(yù)期技術(shù)指標(biāo)。如裝于機(jī)柜內(nèi)的由微處理器構(gòu)成的控制電路受到裝在同一個(gè)機(jī)柜內(nèi)的馬達(dá)的干擾的問(wèn)題。另一類(lèi)電磁兼容問(wèn)題，設(shè)備雖然沒(méi)有直接受到干擾的影響，仍達(dá)不到規(guī)定的功能性指標(biāo)，但不能通過(guò)國(guó)家的電磁兼容標(biāo)準(zhǔn)，如計(jì)算機(jī)設(shè)備產(chǎn)生超過(guò)電磁發(fā)射標(biāo)準(zhǔn)規(guī)定的極限值，或在電磁敏感度、靜電敏感度等方面達(dá)不到要求。 ●電子產(chǎn)品要滿(mǎn)足那些電磁兼容標(biāo)準(zhǔn)？ 軍用產(chǎn)品要滿(mǎn)足ＧＪＢ１５１Ａ－９７、ＧＪＢ１５２Ａ－９７ 標(biāo)準(zhǔn)，民用設(shè)備要滿(mǎn)足ＧＢ９２５４、ＧＢ６８３３等標(biāo)準(zhǔn)或行業(yè)內(nèi)規(guī)定的有關(guān)標(biāo)準(zhǔn)。軍用標(biāo)準(zhǔn)比民用標(biāo)準(zhǔn)嚴(yán)格得多。無(wú)論那一種標(biāo)準(zhǔn)，其測(cè)試都是十分復(fù)雜的，并對(duì)測(cè)試環(huán)境和設(shè)備有嚴(yán)格的要求，因此測(cè)試要到指定的實(shí)驗(yàn)室進(jìn)行。 ●使設(shè)備達(dá)到電磁兼容狀態(tài)的技術(shù)有哪些？ 為了使設(shè)備或系統(tǒng)達(dá)到電磁兼容狀態(tài)，通常應(yīng)用印制電路板設(shè)計(jì)、屏蔽機(jī)箱、電源線(xiàn)濾波、信號(hào)線(xiàn)濾波、接地、電纜設(shè)計(jì)等技術(shù)。 ●做電磁兼容設(shè)計(jì)時(shí)有那些文獻(xiàn)資源可以利用？ 國(guó)外在電磁兼容設(shè)計(jì)方面有許多手冊(cè)可以參考，國(guó)內(nèi)除了一些國(guó)外設(shè)計(jì)規(guī)范的中文譯本外，還有“電磁兼容工程設(shè)計(jì)手冊(cè)”。如果要系統(tǒng)地學(xué)習(xí)電磁兼容知識(shí)，可以參考“電磁兼容原理”。另外北京瑞特電子技術(shù)公司編輯的《電磁兼容與電磁干擾抑制技術(shù)》刊物，提供了實(shí)用而新穎的內(nèi)容。 ２電磁屏蔽技術(shù)與材料
２.１電磁屏蔽的效果如何評(píng)價(jià)？
屏蔽體的有效性用屏蔽效能（ＳＥ）來(lái)表示，屏蔽效能的定義為： ?。樱牛剑玻發(fā)g(E1/E2) dB 式中，Ｅ１是沒(méi)有屏蔽體時(shí)測(cè)得的場(chǎng)強(qiáng)，Ｅ２是有屏蔽體時(shí)測(cè)得的場(chǎng)強(qiáng)。屏蔽效能與場(chǎng)強(qiáng)衰減的關(guān)系如表２－１： 表２－１屏蔽效能與場(chǎng)強(qiáng)衰減的關(guān)系
屏蔽前場(chǎng)強(qiáng) 屏蔽后的場(chǎng)強(qiáng) 衰減量 屏蔽效能(dB) 1 0.1 0.9 20 1 0.01 0.99 40 1 0.001 0.999 60 1 0.0001 0.9999 80 1 0.00001 0.99999 100 1 0.000001 0.999999 120 屏蔽效能越高，每增加２０ｄＢ的難度越大。民用設(shè)備的機(jī)箱一般僅需要４０ｄＢ左右的屏蔽效能，而軍用設(shè)備的機(jī)箱一般需要６０ｄＢ以上的屏蔽效能。
●什么材料可以作為屏蔽材料？ 具有較高導(dǎo)電、導(dǎo)磁特性的材料可以作為屏蔽材料。常用的屏蔽材料有鋼板、鋁板、鋁箔銅板、銅箔等。隨著對(duì)民用產(chǎn)品電磁兼容性要求的嚴(yán)格化，越來(lái)越多的廠(chǎng)家采取在塑料機(jī)箱上鍍鎳或銅的方法來(lái)實(shí)現(xiàn)屏蔽。 ●電磁屏蔽與靜電屏蔽有什么不同？ 電磁屏蔽指的是對(duì)電磁波的屏蔽，而靜電屏蔽指的是對(duì)靜電場(chǎng)的屏蔽。靜電屏蔽要求屏蔽體必須接地。影響屏蔽體電磁屏蔽效能的不是屏蔽體接地與否，而是屏蔽體導(dǎo)電連續(xù)性。破壞屏蔽體的導(dǎo)電連續(xù)性的因素有屏蔽體上不同部分的接縫、開(kāi)口等。電磁屏蔽對(duì)屏蔽體的導(dǎo)電性要求要比靜電屏蔽高得多。 ●材料的屏蔽效能只與屏蔽材料有關(guān)嗎？ 不是，對(duì)于實(shí)際的屏蔽機(jī)箱，屏蔽效能在更大程序上依賴(lài)于機(jī)箱的結(jié)構(gòu)，即導(dǎo)電連續(xù)性。機(jī)箱上的接縫、開(kāi)口等都是電磁波的泄漏源。穿過(guò)機(jī)箱的電纜也是造成機(jī)箱屏蔽效能下降的主要原因。解決機(jī)箱縫隙電磁泄漏的方法是在縫隙處使用電磁密封襯墊。電磁密封襯墊是一種導(dǎo)電的彈性材料，它能夠保持縫隙處的導(dǎo)電連續(xù)性。 機(jī)箱上開(kāi)口的電磁泄漏與開(kāi)口的尺寸、輻射源的特性和輻射源到開(kāi)口的距離有關(guān)。通過(guò)適當(dāng)?shù)脑O(shè)計(jì)開(kāi)口尺寸和輻射源到開(kāi)口的距離能夠滿(mǎn)足屏蔽的要求。必要時(shí)可以使用截止波導(dǎo)管來(lái)達(dá)到即有開(kāi)口又能阻擋電磁波的目的。 屏蔽機(jī)箱上絕不允許有導(dǎo)線(xiàn)直接穿過(guò)。當(dāng)導(dǎo)線(xiàn)必須穿過(guò)機(jī)箱時(shí)，一定要使用適當(dāng)?shù)臑V波器，或?qū)?dǎo)線(xiàn)進(jìn)行適當(dāng)?shù)钠帘巍? ●為什么實(shí)際屏蔽體的屏蔽效能往往遠(yuǎn)低于屏蔽材料的屏蔽效能？ 這是因?yàn)榇蟛糠衷O(shè)計(jì)人員在設(shè)計(jì)屏蔽箱時(shí)是按照靜電屏蔽原理進(jìn)行的，只重視了機(jī)箱的接地，而忽視了機(jī)箱的導(dǎo)電連續(xù)性和穿過(guò)機(jī)箱導(dǎo)線(xiàn)的處理。 ●電磁密封襯墊有許多種類(lèi)，它們各有什么特點(diǎn)？ 電磁密封襯墊有一個(gè)共同的特點(diǎn)：彈性和導(dǎo)電性。任何具備這個(gè)特性的材料都可以作為電磁密封襯墊使用。根據(jù)這個(gè)要求，現(xiàn)在有各種各樣的電磁密封襯墊主要的幾種如下： a.導(dǎo)電橡膠：在橡膠中摻入導(dǎo)電顆粒，使這種復(fù)合材料既具有橡膠的彈性，又具有金屬的導(dǎo)電性。但由于要具有良好的屏蔽性能，需要在橡膠中摻入重量達(dá)７５％以上的導(dǎo)電顆粒，這已經(jīng)破壞了橡膠的結(jié)構(gòu)，實(shí)際的導(dǎo)電橡膠已經(jīng)沒(méi)有了純橡膠的彈性好、拉伸強(qiáng)度高等特性。 b.雙重導(dǎo)電橡膠：與傳統(tǒng)的導(dǎo)電橡膠的區(qū)別在于，它不是在橡膠所有部分摻入導(dǎo)電顆粒，而僅在橡膠的外層摻入導(dǎo)電顆粒，這樣獲得的好處是既最大限度地保持了橡膠的彈性，又保證了導(dǎo)電性，是一種新型的屏蔽材料。這種材料的另一個(gè)優(yōu)點(diǎn)是價(jià)格低。 c.金屬編織網(wǎng)套：用金屬絲編織成的空心網(wǎng)套。這種材料具有彈性和導(dǎo)電性。 d.橡膠芯編織網(wǎng)套：以橡膠為芯的金屬編織網(wǎng)套。這種材料由于以彈性很好的橡膠為芯，因此彈性很好并且很耐壓。另外由于金屬網(wǎng)套具有很好的導(dǎo)電性，因此這種復(fù)合材料具有很好的彈性和導(dǎo)電性。 e.螺旋管襯墊：用不銹鋼或鈹銅卷成的螺旋管，具有很好的彈性，同時(shí)由于不銹鋼和鈹銅都是較好的導(dǎo)體，因此滿(mǎn)足彈性和導(dǎo)電性的要求。特別是用鍍錫鈹銅卷成的螺旋管具有很高的導(dǎo)電性，是目前屏蔽效能最高的屏蔽材料。 f.指形簧片：用鈹銅作成的彈性簧片材料。 g.定向金屬導(dǎo)電橡膠：在橡膠中填充方向一致的金屬絲，利用橡膠的彈性和金屬絲的導(dǎo)電性。 ●各種電磁密封襯墊各有什么特點(diǎn)？ 比較電磁密封襯墊的性能通常從屏蔽效能、彈性、壓縮永久形變、有無(wú)環(huán)境密封性、價(jià)格等幾個(gè)方面比較。常用襯墊的比較如表 在設(shè)計(jì)印制電路板時(shí)，設(shè)計(jì)的目的是控制下述指標(biāo)： a.來(lái)自ＰＣＢ電路的輻射； b.ＰＣＢ電路與設(shè)備中的其它電路間的耦合； c.ＰＣＢ電路對(duì)外部干擾的靈敏度； d.ＰＣＢ上各種電路間的耦合。 這主要通過(guò)關(guān)注ＰＣＢ的布圖和設(shè)計(jì)，將阻抗的不連續(xù)性減至最小和使用低幅值信號(hào)（如有必要）來(lái)實(shí)現(xiàn)。 如果使用的時(shí)鐘速率高于１０ＭＨｚ，大多使用具有掩埋接地層的多層板設(shè)計(jì)。如果其價(jià)格過(guò)高，則可使用保護(hù)帶（Guardbanding）結(jié)構(gòu)，亦即信號(hào)印制線(xiàn)的每側(cè)均接地。 各種元件要安排得使干擾和敏感電路相隔開(kāi)；時(shí)鐘印制線(xiàn)、總線(xiàn)和芯片要與Ｉ／Ｏ線(xiàn)和連接器隔開(kāi)；時(shí)鐘運(yùn)行速率應(yīng)最低，并垂直于信號(hào)印制線(xiàn)布放；如果時(shí)鐘電路不在板上，那其應(yīng)靠近連接器布放。另外，時(shí)鐘電路應(yīng)位于板的中心，以有助于板上分布的印制線(xiàn)最短。輸入／輸出芯片應(yīng)在相應(yīng)的連接器附近。利用靠近驅(qū)動(dòng)器的電阻、電感和鐵氧體珠對(duì)輸出電路進(jìn)行衰減。各種類(lèi)型電路及其接地應(yīng)被分開(kāi)。 對(duì)于高頻設(shè)計(jì)，布圖要象對(duì)待信號(hào)傳輸環(huán)境一樣，需要使用阻抗不連續(xù)性最小。 在整個(gè)ＰＣＢ設(shè)計(jì)過(guò)程中，應(yīng)經(jīng)常利用有益的去耦實(shí)踐，要充分使用旁路技術(shù)。一般來(lái)說(shuō)，這將利用０．１到１．０μＦ的陶瓷電容。旁路電容要布放在接近ＩＣ之處。 將電源總線(xiàn)布得盡可能靠近接地，這樣不但使電源總線(xiàn)環(huán)路的面積最小，而且能減少輻射。電源線(xiàn)要在ＰＣＢ接口處進(jìn)行濾波。 26、求教protel的圖怎么能轉(zhuǎn)換成orcad能打開(kāi)的
要先把PROTEL導(dǎo)出為ASCII文件，再用capture的file------import design才行，我用過(guò)，可以的 27、圖中的紅色框框的字怎樣才能對(duì)齊,我移動(dòng)文字時(shí)總是對(duì)不齊. 此主題相關(guān)圖片如下： 把snap to grid點(diǎn)掉！就可以自由移動(dòng)了
28、在用ORCAD畫(huà)原理圖時(shí)，有些元件的庫(kù)在已有的原理圖中有了 我想將它們直接導(dǎo)導(dǎo)庫(kù)中，但不知道如何操作？ 我通過(guò)拷貝好像也不行？？ 有沒(méi)有比較簡(jiǎn)單的方法解決這個(gè)問(wèn)題呢？？
方法一：先建立自己的庫(kù)。在庫(kù)中新建一個(gè)part，出現(xiàn)一個(gè)新窗口。然后 在原理圖中選你要建庫(kù)的元件，點(diǎn)右鍵，選edit part，進(jìn)入元件庫(kù)編輯窗口，此時(shí)點(diǎn)file菜單會(huì)看見(jiàn)save as不可用，沒(méi)關(guān)系，全選窗口中的內(nèi)容復(fù)制，粘貼到自己新建的庫(kù)的元件編輯窗口，保存，就成了你自己可以隨時(shí)可調(diào)用的元件了。 [太麻煩不建議使用] 方法二：您可以打開(kāi)這個(gè)電路圖在Menu bar 裏的File-->New--> Library ( 此時(shí)會(huì)在Project manager 的Library 資料夾出一個(gè)新增的Library ) 此時(shí)再將Design Cache 下所列的零件選取( 可按鍵盤(pán)上的Shift 及滑鼠選頭及尾即可全選) 並按下Copy 的小圖示( 在工具列的下方可找到) 再將滑鼠到到剛剛新增的Library 上( 會(huì)出藍(lán)底白字表已選取)最後再按下Paste 的小圖示即可存成另一個(gè)零件庫(kù)若要改名則可此Library 並按右鍵會(huì)彈出一個(gè)小視窗選擇Save as 即可 圖片：[下載此圖片]
29、一個(gè)管腳比較多的器件在繪制原理圖時(shí)如果只將它們放在一個(gè)圖中會(huì)太大了，我想用兩個(gè)或三個(gè)part來(lái)畫(huà)，該如何設(shè)置呢，如何將它們?cè)谏蒔CB時(shí)映射到同一個(gè)封裝上去
三個(gè)部分的footprint都指定一個(gè)封裝就行了；這個(gè)問(wèn)題，請(qǐng)閱讀Capture CIS的幫助－》Learn Capture Lesson Menu－》marking Parts 30、本人的一個(gè)part分成6部分U1A~U1F,在對(duì)各部分作編輯時(shí),右擊-->edit part,出現(xiàn)都是U1A的部分,而我要編輯其他部分該咂辦?請(qǐng)問(wèn)這個(gè)問(wèn)題如何解決? 解決了,ctrl+N 31、Capture繪制完原理圖后，用什么方法可以快速地填寫(xiě)器件封裝信息？
方法一： 單頁(yè)方式:點(diǎn)擊電路圖紙,CtrlA全選,菜單Edit-Properties,下面點(diǎn)選Parts,就可以對(duì)所以Part定義封裝了; 方法二: 點(diǎn)擊項(xiàng)目管理窗口,菜單Edit-Broser-Parts,在列出的Part中選擇需要設(shè)定的Part,(注意可以用Shift和Ctrl進(jìn)行復(fù)選),點(diǎn)擊菜單Edit-Properties,在出現(xiàn)窗體中就可以快速填寫(xiě)封裝信息了. 32、如何刪掉cache里的part? Thanks! 只能刪除多余的part，點(diǎn)擊項(xiàng)目管理窗口中的Design Cache，然后點(diǎn)選菜單Design－Clearup Cache就可以了。 如果你修改了庫(kù)元件，就存在cache和lib不一致的情況，update一下就好了 33、我的電路圖有12張，在第3張和第10張都有+12V的電源，我檢查DRC的時(shí)候?yàn)槭裁磿?huì)有警告呢？請(qǐng)問(wèn)不同頁(yè)的同一電源怎么樣才能連在一起？？
place power symbol把名字改一樣就可以了阿! 34、我現(xiàn)有幾張?jiān)韴D但它們少一張總圖關(guān)聯(lián)，不知如何從子圖生成層次試電路圖，讓它們網(wǎng)絡(luò)相關(guān)連！謝謝！
如果要新建總圖的話(huà)，還不如直接在原先的dsn文件里新建一張?jiān)淼姆娇驁D，使其變?yōu)閙ake root，不就行了嗎？上面那位土豆泥老兄的意思是問(wèn)capture中有沒(méi)有類(lèi)似的命令（如像protel那樣直接利用create symbol from sheet命令）生成方框圖的快捷方法。 35、我現(xiàn)在手頭上有ORCAD的原理圖，現(xiàn)在想從該原理圖中得到元件庫(kù)(lib)。請(qǐng)問(wèn)各位大俠在ORCAD中是否有該功能？謝謝！ 解答： file－new一個(gè)library，然后把Design catch里面的零件復(fù)制到library中就可以了。 36、請(qǐng)教各位高手在ORCAD如何把元?dú)馄鞯闹瞪删W(wǎng)絡(luò)表導(dǎo)入POWERPCB？ 用PCBNavigator軟體就可以了,或者用orcad的一個(gè)導(dǎo)出pads2000的功能. 37、我用Orcad畫(huà)好了一份手機(jī)原理圖，網(wǎng)表也給了PowerPcb并制成了PCB板，調(diào)試通過(guò)并已量產(chǎn)。意思就是說(shuō)在原理圖的電氣特性都是正確了！現(xiàn)在遇到出BOM的問(wèn)題，正常的BOM（lcdhome\tQuantity\tReference\tPart\tDescription\tPCB Footprint\tVendor)
沒(méi)問(wèn)題，現(xiàn)在需要加上幾個(gè)屬性（如Manufacturer，Order Number，Part No.），如果在每個(gè)元器件上EDIT，加上以上幾個(gè)屬性自然沒(méi)問(wèn)題，但是一個(gè)一個(gè)的加，幾百個(gè)Part，加死了！！聽(tīng)說(shuō)有個(gè)方法導(dǎo)入什么文件，可以讓所有的Part都加上以上幾個(gè)屬性，然后我在填上具體的值，一出Bom就搞定了。不知那位大俠可以切磋，指點(diǎn)一下！！ 解決方法一: 使用CIS,不過(guò)你們公司暫時(shí)沒(méi)有也沒(méi)法. 解決方法二:不用把設(shè)定帶入原理圖的話(huà)就在EXCEL中Key就可以了,很多公司只樣做. 解決方法三:使用Update propetry,有些復(fù)雜,自己有空研究好了! 38、我想將已有的原理圖中的元件加到自己的庫(kù)中 我選擇某個(gè)元件后右鍵選擇edit part 然后將其保存到我自己的庫(kù)中 但是保存后發(fā)現(xiàn)庫(kù)中和原來(lái)原理圖中的管腳正好顛倒了
原來(lái)在左邊的管腳跑到右邊去了 而右邊的管腳則到左邊了 各個(gè)管腳的編號(hào)都沒(méi)錯(cuò) 不知道是什么原因，是哪兒沒(méi)設(shè)對(duì)嗎？ 解答：你可以按V，將其上下顛倒一下！ 39、我做好了一部分圖紙,發(fā)現(xiàn)圖幅小了,要將圖幅變大,在Options>Design Template改了圖幅的設(shè)置,可在SCH中圖紙大小沒(méi)變? 你是在沒(méi)有打開(kāi)schematic的界面下設(shè)的吧？！你先打開(kāi)一張圖，選options -->schematic page propeties,在這里改應(yīng)該可以！ 40、2.ERROR: [DRC0016] User properties exist on an object that is not a part instance PCI_TRDYz SCHEMATIC1, PAGE_U_21 (12.60, 7.20) 這根信號(hào)PCI_TRDYz有問(wèn)題,在SCHEMATIC1, PAGE_U_21 (12.60, 7.20)上,你可以找找看. 其實(shí)庫(kù)文件放在哪個(gè)盤(pán)下是不會(huì)產(chǎn)生任何影響的. 41、將原理圖中的一頁(yè)，分散放到其他頁(yè)后，在導(dǎo)出.asc的網(wǎng)表時(shí)，出現(xiàn)了很多如下的warning。 不得其解。 WARNING: Name contains illegal characters +5V , changed to PLUS5V
WARNING: Name contains illegal characters D+5V , changed to DPLUS5V WARNING: Name contains illegal characters Version Document , changed to Version_Document ERROR [NET0011] Netlist failed or may be unusable. 1,+5v連接有誤,要么你的+5V沒(méi)加電源標(biāo)示,或是沒(méi)有OFFPAGE,看情況而定. 2,錯(cuò)誤同上. 3,版本號(hào)沒(méi)改. 4,網(wǎng)表不能產(chǎn)生. 將這些錯(cuò)誤改改,就行了. 42、在ORCAD中，要用到一個(gè)管腳很多的器件，不想用大圖，想將其分割為幾個(gè)部分，試了許多次都不行，誰(shuí)能指點(diǎn)一下？
一定要新建元件後,Parts per Pkg選擇要分割元件數(shù),Package Type選Heterogeneous即可 43、我一直是用CONCEPT-HDL和ALLEGRO，SPECCTRAQUEST，現(xiàn)在有一塊板子想 做原理仿真和PCB仿真，所以初步計(jì)劃用CAPTURE CIS設(shè)計(jì)原理圖，仿真后導(dǎo)入ALLEGRO，在做PCB仿真。 不知CAPTURE 和ALLEGRO的接口是不是方便使用，需要注意哪些問(wèn)題？ 還有CAPTUE中我的許多器件沒(méi)有，我不知怎么建庫(kù)？ 那位大俠有好的幫助文章給一些，或者哪里有下載的電子文檔？ 還請(qǐng)告知。本人不勝感激 Capture與Allegro接口沒(méi)有任何問(wèn)題，因?yàn)樗鼈儸F(xiàn)在本身是一家。要注意的是器件的管腳名除電源外不能同名，哪怕是NC管腳也必須定義為NC1、NC2、.。教程網(wǎng)上很多，搜索一下應(yīng)該能找到。 44、我做了一個(gè)小板子，上面有四個(gè)公插件，四周有四個(gè)螺絲孔?，F(xiàn)在要做一個(gè)大板子，把小板子放在上面，母插座正好對(duì)著公插座，螺絲孔要對(duì)齊，我想把小板子做為一個(gè)元件封裝調(diào)入到大板子上，這樣對(duì)齊比較容易。問(wèn)怎么把這個(gè)小板子做成封裝？請(qǐng)高手指點(diǎn) 解答一：你想做成封裝,應(yīng)該不行吧,我個(gè)人認(rèn)為應(yīng)該是把你的小板子的零件做成list文件,在allegro中右邊中Find by name選它的function為symbol or(pin),在下面的小框框中keyin你的list文件,且在Find by name 對(duì)齊的function 應(yīng)要選擇List,應(yīng)該就OK. 還有就是你的大板子里也一定要轉(zhuǎn)Netin才行哦 解答二：我?guī)煾底鰩讉€(gè)板子相疊加時(shí)，都是把上面的小板子的外框和接插件做成庫(kù)元件（板框做成元件封裝，接插件做成焊盤(pán)），然后調(diào)入到大板子上面，如果放上去正好和螺絲孔相對(duì)，就刪掉，因?yàn)榇笮“遄酉噙B時(shí)是用排線(xiàn)相聯(lián)的。這樣在安裝時(shí)會(huì)非常精確的。但是他現(xiàn)在走了。 45、我第一次將這個(gè)元件的有些地方畫(huà)錯(cuò)﹐放入原理圖后發(fā)現(xiàn)就刪了﹐再去到library里改過(guò)來(lái)﹐完后我再選擇改正后的元件就用不了﹐總是顯示如下圖 圖片：[下載此圖片]
點(diǎn)“確定”就還是用到以前錯(cuò)誤的那個(gè)﹐design cache里的組件能不能刪掉呢﹖請(qǐng)各位大蝦指點(diǎn)一下﹐謝謝﹗﹗
每當(dāng)調(diào)用一個(gè)新元件，Capture就放一個(gè)副本到Library Cache，原理圖上的元件都以這個(gè)副本做參考。庫(kù)元件改變以后必須更新Cache，否則新的元件還是Cache中的舊元件。更新方法是在Design Manager中，展開(kāi)Design Cache，選中需更新的元件后，選擇菜單Design中的Update Cache，后者Replace Cache替換成新改變后的元件。 46、各位高手，ORCAD的網(wǎng)絡(luò)表不是以mnl結(jié)尾的嗎？怎么我在greate netlist / other 選項(xiàng)下找不到，里面有好多格式，究竟選用哪種？？救救我。我是用ORCAD布線(xiàn)的，ORCAD有生成很多種網(wǎng)絡(luò)表的選項(xiàng)，其中以mnl結(jié)尾的為ORCAD Layout的網(wǎng)絡(luò)表，里面有很多選項(xiàng)，能產(chǎn)生其他種的網(wǎng)絡(luò)表，就是不能生產(chǎn)以mnl為后綴的網(wǎng)絡(luò)表，請(qǐng)高手指教啊。 直接選Layout，頂上第六項(xiàng)就是，不是在other里面 47、 ORCAD，不知道為什么我的CAPTURE里不能生成網(wǎng)表？ OPTIONS里沒(méi)有CRATE NETLIST這一項(xiàng)？？
圖片：[下載此圖片]
先轉(zhuǎn)到project manager下，Tools菜單里。
48、大家做sch時(shí)，capture cis用處大么？另外BGA的封裝怎樣用字母序列標(biāo)注管角號(hào)碼？ CIS：Component Imformation System，至于好處一次說(shuō)不完，主要是對(duì)一個(gè)企業(yè)的零件庫(kù)管理功能，一個(gè)簡(jiǎn)單例子：就是你可以在place part的時(shí)候就可以看到該零件的所有信息（包含零件料號(hào)，值，元件描述，價(jià)格，公司庫(kù)存，封裝外形，元件datasheet……），對(duì)于工程師來(lái)說(shuō)好處就是產(chǎn)生BOM一次搞定，而不要再去填什么零件料號(hào)，元件描述什么信息了，主要是減少了出錯(cuò)的機(jī)會(huì)。 字母標(biāo)管腳不是直接輸入字母給pin就可以了嗎？ 49、ORCAD的PART的VALUE有什么作用呢，我一同事說(shuō)不同類(lèi)型的器件的VALUE不能相同，因?yàn)槿绻嗤蒁EVICE，會(huì)有問(wèn)題，舉個(gè)例子——————我有一33歐姆的電阻，一33歐姆的4腳排阻，則在原理圖中，VALUE值不能都寫(xiě)成33，而可以寫(xiě)成R33，33才可以。這是什么原因呢，哪位大俠能不能解釋一下呢，謝謝 如果不同類(lèi)型器件value值一樣，在列器件清單時(shí)會(huì)把不同類(lèi)的元件放在一起，象你上面所說(shuō)的情況，就會(huì)認(rèn)為是2個(gè)33歐電阻，而不加以區(qū)分。 50、 在Capture中可以通過(guò)Properties某些屬性的設(shè)置為將來(lái)的Aleegro PCB布板進(jìn)行準(zhǔn)備。 請(qǐng)問(wèn)：這樣的屬性有哪些？尤其是與網(wǎng)絡(luò)有關(guān)的，比如差分對(duì)，它的名稱(chēng)，線(xiàn)寬，線(xiàn)距是否可以在這些屬性中的某一項(xiàng)事先設(shè)定，然后帶到Allegro中。 解答：在edip property時(shí)，filter by選：Cadence-allegro就可以看到有哪些可以轉(zhuǎn)了；至于差分對(duì)，線(xiàn)距什么的只能定義名字，具體需要在allegro指定值，像min_line_width可以直接定義多少。 51、在一張capture 中畫(huà)了電路圖,并將圖中所有元器件做了一個(gè).olb庫(kù)文件. 在單獨(dú)打開(kāi)這個(gè)庫(kù),對(duì)元件進(jìn)行編輯時(shí)一些正常. 但是如果在Capture中使用元件管理器時(shí),選中一個(gè)元件,在右鍵菜單點(diǎn)擊察看時(shí),在元件管理器窗口確看不到這個(gè)元件的圖形(參數(shù)倒是有),并提示:"Coud not read part information form WAG/CAP",表示無(wú)法讀出CAP電容信息. 錯(cuò)在什么地方?請(qǐng)問(wèn)如何設(shè)置CIS? Part Manager是CIS的功能，你沒(méi)有設(shè)置好CIS所以提示錯(cuò)誤！2-〉看幫助文件，很詳細(xì) 52、請(qǐng)教各位大俠一個(gè)問(wèn)題：ORCAD CAPTURE里畫(huà)完圖用DRC檢查，出現(xiàn)兩個(gè)GND的錯(cuò)誤，一個(gè)我用VSS跟GND相連就解決了，還有一個(gè)怎么就都不行。還是報(bào)錯(cuò)：too fewer connector to GND!請(qǐng)問(wèn)怎么解決？
因?yàn)槟憬拥膅nd或vcc是接的一個(gè)接點(diǎn),接點(diǎn)太少.比如:一個(gè)電容一腳是vcc,另一腳是gnd的話(huà),也會(huì)出現(xiàn)你目前的狀況,不知你是否是這樣? 53、在orcad中一個(gè)project的dsn里面的兩張page的相同信號(hào)怎么接到一起??？ 放置一個(gè)分頁(yè)符不就可以了么，OFF PAGE。OFF PAGE名稱(chēng)一致才可以 但是，現(xiàn)在我的兩張page中連不到一起去的net不是單根線(xiàn)的net 而是bus連不到一起去 好像page off連不到bus上吧
不知兄有何高見(jiàn)？
注意兩頁(yè)的Off Pages畫(huà)成總線(xiàn)形式,如DATA[1..31] 54、 錯(cuò)誤代碼如下： Spawning "D:\Cadence\PSD_15.1\tools\capture\pstswp.exe" -pst -d "d:\board\work\vermont.dsn" -n "D:\BOARD\WORK\Allgero" -c "D:\Cadence\PSD_15.1\tools\capture\allegro.cfg" -v 5 -j "PCB Footprint" Scanning netlist files Loading D:\BOARD\WORK\Allgero/pstchip.dat Loading D:\BOARD\WORK\Allgero/pstchip.dat Loading D:\BOARD\WORK\Allgero/pstxprt.dat Loading D:\BOARD\WORK\Allgero/pstxnet.dat Error: Line 914 in file D:\BOARD\WORK\Allgero/pstxnet.dat: Reference designators inconsistent in xprt and xnet files Detected in function: pstFindInstByOldPathName Error: Line 914 in file D:\BOARD\WORK\Allgero/pstxnet.dat: Error loading the net list file Detected in function: ddbLoadPstXFiles #1 Error [ALG0036] Unable to read logical netlist data. Exiting "D:\Cadence\PSD_15.1\tools\capture\pstswp.exe" -pst -d "d:\board\work\vermont.dsn" -n "D:\BOARD\WORK\Allgero" -c "D:\Cadence\PSD_15.1\tools\capture\allegro.cfg" -v 5 -j "PCB Footprint" *** Done *** pstxnet.dat的第912－913行是： NODE_NAME R372 2 ''''''''''''''''@VERMONT.TOP(SCH_1):PROTOCARD 0@VERMONT.AD(SCH_1):I164594160@DSPANDFPGA.RESISTOR.NORMAL(CHIPS)'''''''''''''''': ''''''''''''''''2'''''''''''''''':; allegro可以導(dǎo)入列表，但是rats連地線(xiàn)都沒(méi)有連接啊 請(qǐng)問(wèn)怎么解決這個(gè)問(wèn)題？ 這個(gè)問(wèn)題的解決方法是一個(gè)一個(gè)刪除報(bào)錯(cuò)的器件，再拷貝一個(gè)相同的器件過(guò)來(lái)。不過(guò)每次Netlist只報(bào)一個(gè)錯(cuò)，有點(diǎn)郁悶 文章出處：LCDHOME論壇網(wǎng)WWW.LCDHOME.NET 原文地址：http://bbs./read-htm-tid-5562.html |
|
|
