對(duì)高頻信號(hào)回流的理解不能有一個(gè)思維定勢，認(rèn)為回流必須完全存在于信號(hào)走線正下方的參考平面上。事實(shí)上，信號(hào)回流的途徑是多方面的：參考平面，相鄰的走線，介質(zhì)，甚至空氣都可能成為它選擇的通道，究竟哪個(gè)占主要地位歸根結(jié)底看它們和信號(hào)走線的耦合程度，耦合最強(qiáng)的將為信號(hào)提供最主要的回流途徑。比如在多層PCB設(shè)計(jì)中，參考平面離信號(hào)層很近，耦合了絕大部分的電磁場，99％以上的信號(hào)能量將集中在最近的參考平面回流，由于信號(hào)和地回流之間的環(huán)路面積很小，所以產(chǎn)生的EMI也很低。但如果由于相鄰的參考平面上存在縫隙等非理想因素，這就導(dǎo)致了回流的面積增大，低電感的耦合作用減弱，將會(huì)有更多的回流通過其它途徑或者直接釋放到空中，這就會(huì)導(dǎo)致EMI的大大增加。
  我們參考圖1-4-3來分析信號(hào)回流對(duì)EMI的影響，可以看到：信號(hào)和回流外部區(qū)域，由于磁場的極性相反，可以相互抵消，而中間部分是加強(qiáng)的，這也是對(duì)外輻射的主要來源。很明顯，我們只要縮短信號(hào)和回流之間的距離，就可以更好的抵消外圍的電磁場，同時(shí)也能降低中間加強(qiáng)部分的面積，大大抑制EMI。
 
圖1-4-3信號(hào)回路的磁場耦臺(tái)分析

4.2.3 共模和差摸EMI
    當(dāng)兩條或者多條信號(hào)線以相同的相位和方向從驅(qū)動(dòng)端輸出到接收端的時(shí)候，就會(huì)產(chǎn)生共模干擾。共模特性表現(xiàn)為這些導(dǎo)線組中的感生電流方向全部相同，而產(chǎn)生的磁場也是他們相同方向磁場的迭加，增大了磁場強(qiáng)度，向外輻射能量的大天線就是這樣形成的。在共模的情況下，會(huì)導(dǎo)致磁場強(qiáng)度的變大和電場強(qiáng)度減小，這樣就相當(dāng)于增加了傳輸線的電感和減小傳輸線的電容值。因此，如果傳輸線的阻抗變大，電磁場能量外泄增加，電磁干擾也變大。
    電源線上電流從驅(qū)動(dòng)端流到接收端的時(shí)候和它回流之間耦合產(chǎn)生的干擾，就叫做差模干擾。電流流向負(fù)載時(shí)，會(huì)產(chǎn)生等值的回流，這兩個(gè)方向相反的電流，當(dāng)回流電流完全居于傳輸電流下方的時(shí)候，就形成了標(biāo)準(zhǔn)的差模信號(hào)。由于它們相互之間產(chǎn)生的磁場方向相反，因而可以抵消大部分的磁場，抑制了磁場的外泄比率，而其中殘留的電磁場就形成了差模EMI。
    通常，線路上這兩種電磁干擾是同時(shí)存在的，由于線路的阻抗不平衡，兩種分量在傳輸過程中回相互轉(zhuǎn)變，情況十分復(fù)雜。干擾在線路上經(jīng)過長距離傳輸后，由于線路阻抗和地線阻抗不同，差模干擾的衰減要比共模干擾的衰減大，因此控制共模干擾往往比控制差模干擾要困難的多。
    在PCB的電磁兼容設(shè)計(jì)中，主要考慮的標(biāo)準(zhǔn)是電路板對(duì)外輻射能量的多少，所有的輻射分為共模輻射和差模輻射兩種。PCB上的每根信號(hào)走線都會(huì)引起一定的共模輻射，在傳輸線阻抗很高、終端開路的情況下引起的共模輻射最強(qiáng)，也可以從單根天線的角度考慮。而由信號(hào)走線和回流之間的回路引起的輻射稱為差模輻射，可以看為簡單的環(huán)形天線。一般來說，共模輻射的影響要更為嚴(yán)重，所以在高速PCB抑制EMI的設(shè)計(jì)中，有一個(gè)很重要的思想就是“將共模輻射轉(zhuǎn)化為差模輻射”。這是如何實(shí)現(xiàn)的呢?剛才說到，造成強(qiáng)烈的共模輻射的條件就是高阻抗走線和高阻抗的負(fù)載(開路)，如果我們能有效地降低走線的阻抗，即縮小信號(hào)走線到參考平面的距離，就可以大大減小共模輻射的強(qiáng)度。此外，對(duì)終端進(jìn)行合理的匹配，也可以降低高阻抗負(fù)載的影響。這時(shí)，對(duì)外電磁能量輻射的主體就轉(zhuǎn)變?yōu)樾盘?hào)和回流之間的差模輻射。所以，我們在高速PCB的EMC設(shè)計(jì)中，往往更多地考慮電流回路，這并不是忽略共模輻射，而是在將共模輻射有效地轉(zhuǎn)化為差模輻射的前提下，對(duì)EMI的整體控制。

4.3 EMI的控制
    我們知道，造成設(shè)備性能降低或失效的電磁干擾必須同時(shí)具備三個(gè)要素，首先是有一個(gè)電磁場所，其次是有干擾源和被干擾源，最后就是具備一條電磁干擾的耦合通路，以便把能量從干擾源傳遞到受干擾源。因此，為解決設(shè)備的電磁兼容性，必須圍繞這三點(diǎn)來分析。一般情況下，對(duì)于EMI的控制，我們主要采用三種措施：屏蔽、濾波、接地。這三種方法雖然有著獨(dú)立的作用，但是相互之間是有關(guān)聯(lián)的，良好的接地可以降低設(shè)備對(duì)屏蔽和濾波的要求，而良好的屏蔽也可以使濾波器的要求低一些。下面，我們來分別介紹屏蔽、濾波和接地。

4.3.1屏蔽
    屏蔽能夠有效的抑制通過空間傳播的電磁干擾。采用屏蔽的目的有兩個(gè)，一個(gè)是限制內(nèi)部的輻射電磁能量外泄出控制區(qū)域，另一個(gè)就是防止外來的輻射電磁能量入內(nèi)部控制區(qū)。按照屏蔽的機(jī)理，我們可以將屏蔽分為電場屏蔽、磁場屏蔽、和電磁場屏蔽。

4.3.1.1  電場屏蔽
 一般情況下，電場感應(yīng)可以看成是分布電容間的耦合，圖1-4-4是一個(gè)電場感應(yīng)的示意圖。
 
    圖1-4-4  電場感應(yīng)示意圖
其中A為干擾源，B為受感應(yīng)設(shè)備，其中Ua和Ub之間的關(guān)系為
        Ub=C1*Ua/(C1+C2)
C1為A、B之間的分布電容；C2為受感應(yīng)設(shè)備的對(duì)地電容。
根據(jù)示意圖和等式，為了減弱B上面的地磁感應(yīng)，使用的方法有

 

1. 增大A和B之間的距離，減小C1。
2. 減小B和地之間的距離，增大C2。
3. 在AB之間放置一金屬薄板或?qū)使用金屬屏蔽罩罩住A，C1將趨向0數(shù)值。

      相對(duì)來說1和2比較容易理解，這里主要針對(duì)第3種方法進(jìn)行分析。由圖1-4-5可以看出，插入屏蔽板后(屏蔽板接地)。就造成兩個(gè)分布電容C3和C4，其中C3被屏蔽板短路到地，它不會(huì)對(duì)B點(diǎn)的電場感應(yīng)產(chǎn)生影響。而受感應(yīng)物B的對(duì)地和對(duì)屏蔽板的分布電容，C3和C4，實(shí)際上是處在并聯(lián)的位置上。這樣，B設(shè)備的感應(yīng)電壓ub'應(yīng)當(dāng)是A點(diǎn)電壓被A、B之間的剩余電容C1'與并聯(lián)電容C2和C4的分壓，即
        Ub=C1'*Ua/(C1'+C2+C4)

 
圖1-4-5加入金屬板后的電場感應(yīng)圖

    由于C1'遠(yuǎn)小于為屏蔽的C1，所以在B的感應(yīng)電壓就會(huì)減小很多。因此，很多時(shí)候都采用這種接地的金屬罩作為屏蔽物。
    以下是對(duì)電場屏蔽的幾點(diǎn)要點(diǎn)總結(jié)：

1. 屏蔽金屬板放置靠近受保護(hù)設(shè)備比較好，這樣將獲得更大的C4，減小電場感應(yīng)電壓。
2. 屏蔽板的形狀對(duì)屏蔽效能的高低有明顯的影響，例如，全封裝的金屬盒可以有最好的電場屏蔽效果，而開孔或帶縫隙的屏蔽罩可以有最好的電場屏蔽效果，而且開孔或者帶縫隙的屏蔽罩，其屏蔽效能會(huì)受到不同程度的影響.
3. 屏蔽板的材料以良性導(dǎo)體為佳。對(duì)厚度并無特殊要求。

4.3.1.2磁場屏蔽
      由于磁場屏蔽通常是對(duì)直流或很低頻場的屏蔽，其效果和電場屏蔽和電磁場屏蔽相比要差很多，磁場屏蔽的主要手段就是依賴高導(dǎo)磁材料具有的低磁阻，對(duì)磁通起分路的作用，使得屏蔽體內(nèi)部的磁場大大減弱。
對(duì)于磁場屏蔽需要注意的幾點(diǎn)：

1. 減小屏蔽體的磁阻(通過選用高導(dǎo)磁率材料和增加屏蔽體的厚度)
2. 被屏蔽設(shè)備和屏蔽體間保持一定距離，減少通過屏蔽設(shè)備的磁通。
3. 對(duì)于不可避免使用縫隙或者接風(fēng)口的，盡量使縫隙或者接風(fēng)口呈條形，并且順沿著電磁線的方向，減少磁通。
4. 對(duì)于強(qiáng)電場的屏蔽，可采用雙層磁屏蔽體的結(jié)構(gòu)。對(duì)要屏蔽外部強(qiáng)磁場的，則屏蔽體外層要選用不易磁飽和的材料，如硅鋼等；而內(nèi)部可選用容易到達(dá)飽和的高導(dǎo)磁材料。因?yàn)榈谝淮纹帘蜗魅醪糠?，第二次削弱大部分，如果都使用高?dǎo)磁，會(huì)造成進(jìn)入一層屏蔽的在一層和二層間造成反射。如果要屏蔽內(nèi)部的磁場，則相反。而屏蔽體一般通過非磁性材料接地。

4.3.1.3電磁場屏蔽
      電磁場屏蔽是利用屏蔽體阻隔電磁場在空間傳播的一種措施。和前面電場和磁場的屏蔽機(jī)理不同，電磁屏蔽對(duì)電磁波的衰減有三個(gè)過程：

1. 當(dāng)電磁波在到達(dá)屏蔽體表面時(shí)，由于空氣與金屬的交界面上阻抗不連續(xù)，對(duì)入射波產(chǎn)生反射，這種反射不要求屏蔽材料必須有一定厚度，只需要交界面上的不連續(xù)。
2. 進(jìn)入屏蔽體的電磁波，在屏蔽體中被衰減。
3. 穿過屏蔽層后，到達(dá)屏蔽層另一個(gè)屏蔽體，由于阻抗不連續(xù)，產(chǎn)生反射，重新回到屏蔽體內(nèi)。

從上面三個(gè)過程看來，電磁屏蔽體對(duì)電磁波的衰減主要是反射和吸收衰減。

4.3.1.4電磁屏蔽體和屏蔽效率
屏蔽效率是對(duì)屏蔽體進(jìn)行性能評(píng)估的一個(gè)指數(shù)，它的表達(dá)式為：
        SE(db)=A+R+B

    1) 其中A為吸收損耗，吸收損耗是指電磁波穿過屏蔽罩時(shí)能量損耗的數(shù)量，吸收損耗可以通過下面的公式計(jì)算：
    AdB=1.314(f*σ*μ)1/2*t
    f： 頻率(MHz)    μ：銅的導(dǎo)磁率    σ：銅的導(dǎo)電率   t：屏蔽體厚度
    
    2) R指反射損耗，反射損耗(近場)的大小取決于電磁波產(chǎn)生源的性質(zhì)以及與波源的距離。對(duì)于桿狀或直線形發(fā)射天線而言，離波源越近波阻抗越高，然后隨著與波源距離的增加而下降，但平面波阻抗則無變化(恒為377)。相反，如果波源是一個(gè)小型線圈，則此時(shí)將以磁場為主，離波源越近波阻抗越低，波阻抗隨著與波源距離的增加而增加，但當(dāng)距離超過波長的六分之一時(shí)，波阻抗不再變化，恒定在377處。反射損耗隨波阻抗與屏蔽阻抗的比率變化，因此它不僅取決于波的類型，而且取決于屏蔽罩與波源之間的距離。這種情況適用于小型帶屏蔽的設(shè)備。
    近場反射損耗可按下式計(jì)算：
R(電）db=321.8-(20*lg r)-(30*lg f)-[10*lg(μ/σ)]
R(磁）db=14.6+(20*lg r)+(10*lg f)+[10*lg(μ/σ)]
    其中r指波源與屏蔽之間的距離。

   3)  SE算式最后一項(xiàng)是校正因子B，其計(jì)算公式為：
    B=20lg[-exp(-2t/σ)]
    此式僅適用于近磁場環(huán)境并且吸收損耗小于10dB的情況。由于屏蔽物吸收效率不高，其內(nèi)部的再反射會(huì)使穿過屏蔽層另一面的能量增加，所以校正因子是個(gè)負(fù)數(shù)，表示屏蔽效率的下降情況。
    也就是說，我們想抑制住EMI，必須提高屏蔽效率，那么，屏蔽材料的選擇也變得很重要了．只有如金屬和鐵之類導(dǎo)磁率高的材料才能在極低頻率下達(dá)到較高屏蔽效率。這些材料的導(dǎo)磁率會(huì)隨著頻率增加而降低，另外如果初始磁場較強(qiáng)也會(huì)使導(dǎo)磁率降低，還有就是采用機(jī)械方法將屏蔽罩作成規(guī)定形狀同樣會(huì)降低導(dǎo)磁率。
    在高頻電場下，采用薄層金屬作為外殼或內(nèi)襯材料可達(dá)到良好的屏蔽效果，但條件是屏蔽必須連續(xù)，并將敏感部分完全遮蓋住，沒有缺口或縫隙(形成一個(gè)法拉第籠)。然而在實(shí)際中要制造一個(gè)無接縫及缺口的屏蔽罩是不可能的，由于屏蔽罩要分成多個(gè)部分進(jìn)行制作，因此就會(huì)有縫隙需要接合，另外通常還得在屏蔽罩上打孔以便安裝與插卡或裝配組件的連線。
    設(shè)計(jì)屏蔽罩的困難在于制造過程中不可避免會(huì)產(chǎn)生孔隙，而且設(shè)備運(yùn)行過程中還會(huì)需要用到這些孔隙。制造、面板連線、通風(fēng)口、外部監(jiān)測窗口以及面板安裝組件等都需要在屏蔽罩上打孔，從而大大降低了屏蔽性能。盡管溝槽和縫隙不可避免，但在屏蔽設(shè)計(jì)中對(duì)與電路工作頻率波長有關(guān)的溝槽長度作仔細(xì)考慮是很有好處的。
    任一頻率電磁波的波長為：波長(λ)=光速(C)/頻率(Hz)
    當(dāng)縫隙長度為波長(截止頻率)的一半時(shí)，RF波開始以20dB/lO倍頻(1/10截止頻率)或6dB/8倍頻(1/2截止頻率)的速率衰減。通常RF發(fā)射頻率越高衰減越嚴(yán)重，因?yàn)樗牟ㄩL越短。當(dāng)涉及到最高頻率時(shí)，必須要考慮可能會(huì)出現(xiàn)的任何諧波，
    一旦知道了屏蔽罩內(nèi)RF輻射的頻率及強(qiáng)度，就可計(jì)算出屏蔽罩的最大允許縫隙和溝槽。例如如果需要對(duì)1GHz(波長為300mm)的輻射衰減，則150mm的縫隙將會(huì)開始產(chǎn)生衰減，因此當(dāng)存在小于150mm的縫隙時(shí)，1GHz輻射就會(huì)被衰減。所以對(duì)1GHz頻率來講，若需要衰減20dB，則縫隙應(yīng)小于15 mm(150mm的1/10)，需要衰減26dB時(shí)，縫隙應(yīng)小于7.5mm(15mm的1/2以上)，需要衰減32dB時(shí)，縫隙應(yīng)小于3.75mm(7.5mm的1/2以上)。
    可采用合適的導(dǎo)電襯墊使縫隙大小限定在規(guī)定尺寸內(nèi)，從而實(shí)現(xiàn)這種衰減效果。由于接縫會(huì)導(dǎo)致屏蔽罩導(dǎo)通率下降，因此屏蔽效率也會(huì)降低。要注意低于截止頻率的輻射其衰減只取決于縫隙的長度直徑比，例如長度直徑比為3時(shí)可獲得100dB的衰減。在需要穿孔時(shí)，可利用厚屏蔽罩上面小孔的波導(dǎo)特性；另一種實(shí)現(xiàn)較高長度直徑比的方法是附加一個(gè)小型金屬屏蔽物，如一個(gè)大小合適的襯墊。上述原理及其在多縫情況下的推廣構(gòu)成多孔屏蔽罩設(shè)計(jì)基礎(chǔ)。
    多孔薄型屏蔽層：多孔的例子很多，比如薄金屬片上的通風(fēng)孔等等，當(dāng)各孔間距較近時(shí)設(shè)計(jì)上必須要仔細(xì)考慮。下面是此類情況下屏蔽效率計(jì)算公式
        SE=[20lg(fc/o/σ)]-10lg n其中f截止頻率n：孔洞數(shù)目
注意此公式僅適用于孔間距小于孔直徑的情況，也可用于計(jì)算金屬編織網(wǎng)的相關(guān)屏蔽效率。
    接縫和接點(diǎn)：電焊、銅焊或錫焊是薄片之間進(jìn)行永久性固定的常用方式，接合部位金屬表面必須清理干凈，以使接合處能完全用導(dǎo)電的金屬填滿，保持高阻狀態(tài)．導(dǎo)電襯墊的作用是減少接縫或接合處的槽、孔或縫隙，使RF輻射不會(huì)散發(fā)出去。EMI襯墊是一種導(dǎo)電介質(zhì)，用于填補(bǔ)屏蔽罩內(nèi)的空隙并提供連續(xù)低阻抗接點(diǎn)。
    墊片系統(tǒng)：一個(gè)需要考慮的重要因素是壓縮，壓縮能在襯墊和墊片之間產(chǎn)生較高導(dǎo)電率。襯墊和墊片之間導(dǎo)電性太差會(huì)降低屏蔽效率，另外接合處如果少了一塊則會(huì)出現(xiàn)細(xì)縫而形成槽狀天線，其輻射波長比縫隙長度小約4倍。
    確保導(dǎo)通性首先要保證墊片表面平滑、干凈并經(jīng)過必要處理以具有良好導(dǎo)電性，這些表面在接合之前必須先遮??；另外屏蔽襯墊材料對(duì)這種墊片具有持續(xù)良好的粘合性也非常重要。導(dǎo)電襯墊的可壓縮特性可以彌補(bǔ)墊片的任何不規(guī)則情況。
    所有襯墊都有一個(gè)有效工作最小接觸電阻，設(shè)計(jì)人員可以加大對(duì)襯墊的壓縮力度以降低多個(gè)襯墊的接觸電阻，當(dāng)然這將增加密封強(qiáng)度，會(huì)使屏蔽罩變得更為彎曲。大多數(shù)襯墊在壓縮到原來厚度的30％至70％時(shí)效果比較好。因此在建議的最小接觸面范圍內(nèi)，兩個(gè)相向凹點(diǎn)之間的壓力應(yīng)足以確保襯墊和墊片之間具有良好的導(dǎo)電性。
    另一方面，對(duì)襯墊的壓力不應(yīng)大到使襯墊處于非正常壓縮狀態(tài)，因?yàn)榇藭r(shí)會(huì)導(dǎo)致襯墊接觸失效，并可能產(chǎn)生電磁泄漏。與墊片分離的要求對(duì)于將襯墊壓縮控制在制造商建議范圍非常重要，這種設(shè)計(jì)需要確保墊片具有足夠的硬度，以免在墊片緊固件之間產(chǎn)生較大彎曲。在某些情況下，可能需要另外一些緊固件以防止外殼結(jié)構(gòu)彎曲。
    壓縮性也是轉(zhuǎn)動(dòng)接合處的一個(gè)重要特性，如在門或插板等位置。若襯墊易于壓縮，那么屏蔽性能會(huì)隨著門的每次轉(zhuǎn)動(dòng)而下降，此時(shí)襯墊需要更高的壓縮力才能達(dá)到與新襯墊相同的屏蔽性能。在大多數(shù)情況下這不太可能做得到，因此需要一個(gè)長期EMI解決方案。
    如果屏蔽罩或墊片由涂有導(dǎo)電層的塑料制成，則添加一個(gè)EMI襯墊不會(huì)產(chǎn)生太多問題，但是設(shè)計(jì)人員必須考慮很多襯墊在導(dǎo)電表面上都會(huì)有磨損，通常金屬襯墊的鍍層表面更易磨損。隨著時(shí)間增長這種磨損會(huì)降低襯墊接合處的屏蔽效率，并給后面的制造商帶來麻煩。
    如果屏蔽罩或墊片結(jié)構(gòu)是金屬的，那么在噴涂拋光材料之前可加一個(gè)襯墊把墊片表面包住，只需用導(dǎo)電膜和卷帶即可。若在接合墊片的兩邊都使用卷帶，則可用機(jī)械固件對(duì)EMI襯墊進(jìn)行緊固，例如帶有塑料鉚釘或壓敏粘結(jié)劑(PSA)的“C型”襯墊。襯墊安裝在墊片的一邊，以完成對(duì)EMI的屏蔽。
    推廣開來說，不僅僅針對(duì)高頻電路，一般系統(tǒng)都需要進(jìn)行屏蔽，這是因?yàn)榻Y(jié)構(gòu)本身存在一些槽和縫隙。所需屏蔽可通過一些基本原則確定，但是理論與現(xiàn)實(shí)之間還是有差別。例如在計(jì)算某個(gè)頻率下襯墊的大小和間距時(shí)還必須考慮信號(hào)的強(qiáng)度，如同在一個(gè)設(shè)備中使用了多個(gè)處理器時(shí)的情形。表面處理及墊片設(shè)計(jì)是保持長期屏蔽以實(shí)現(xiàn)EMC性能的關(guān)鍵因素。

4.3.2濾波
    濾波通常采用三種器件來實(shí)現(xiàn)：去耦電容、EMI濾波器和磁性元件。

4.3.2.1去耦電容
    前面我們曾經(jīng)分析過，當(dāng)電路在很快的器件高低電平變換的時(shí)候，就會(huì)產(chǎn)生一系列的正弦諧波分量，這些正弦諧波分量就是我們所說的EMI成分，這些高頻諧波會(huì)通過和其他設(shè)備之間的耦合通道對(duì)其他設(shè)備造成電磁干擾。合理使用去耦電容就能起到很好的抑制電磁干擾的效果，實(shí)際的電容是可以等效圖1-4-6所示的模型：
 
圖1-4-6  電容的等效模型
    其中等效串聯(lián)電阻我們稱之為ESR，等效串聯(lián)電感我們稱之為ESL，我們可以計(jì)算出這個(gè)等效電容的諧振頻率為：
    Fr=1/2π√LC
    電容的濾波原理就是通過這個(gè)頻率來確定。小于諧振頻率的時(shí)，電容體現(xiàn)為容性，而當(dāng)頻率大于諧振頻率的時(shí)，電容就體現(xiàn)為感性。所以，我們在濾除較為低頻的噪聲的時(shí)候，就應(yīng)當(dāng)選擇電容值比較高的電容，想濾去頻率較高的噪聲，比如我們前面所說的EMI，則應(yīng)該選擇數(shù)值比較小的電容。所以，在實(shí)際中，我們通常放置一個(gè)1uf到10uf左右的去耦電容在每個(gè)電源輸出管腳處，來抑制低頻成分，而選取O.01uf到O.1uf左右的去耦電容來濾除高頻部分(對(duì)去耦電容的特性分析請(qǐng)參考第五章電源完整性分析)。    為了獲得最佳的EMI抑制效果，我們最好能在每組電源和地的引腳都能安裝一個(gè)電容，但是如果電源在流出引腳前在Ic內(nèi)部已經(jīng)放置去耦電容，那么在引腳處就不必在和每個(gè)地之間連接一個(gè)電容了．但是這樣對(duì)IC芯片的成本會(huì)相應(yīng)提高。
    圖1-4-7是一個(gè)放置耦合電容和不放置耦合電容的EMI仿真比較：
    
      圖1-4-7 去耦電容對(duì)抑制EMI的作用

4.3.2.2 EMI濾波器
      EMI濾波一般是用在對(duì)電源線的濾波，它是用來隔離電路板或者系統(tǒng)內(nèi)外的電源，它的作用是雙向的，即可以作為輸出濾波，也可以作為輸入濾波．EMI濾波器是由電感和電容組成。比較常見的幾種EMI濾波器有：穿心電容，L型濾波器，Ⅱ型濾波器，T型濾波器等。對(duì)于不同濾波器的選擇，我們通常是通過濾波器接入端的阻抗大小來決定。如果電源線兩端都為高阻，那么易選用穿心電容和Ⅱ型濾波器，但是Ⅱ型濾波器的衰減速度比穿心電容大；如果兩端阻抗相差比較大，適宜選擇L型濾波器，其中電感接入低阻如果兩端都為低阻抗，那么就選用T型濾波器。

4.3.2.3  磁性元件
      磁性元件是由鐵磁材料構(gòu)成的，有來抑制EMI，最常見的磁性元件有磁珠，磁環(huán)，扁平磁夾子。磁環(huán)和磁夾子一般用在連接線上，如圖1-4-8所示。
 
圖1-4-8磁性元件示意圖
  磁性元件的工作原理很簡單，就是相當(dāng)于在傳輸線上串入一電感，廠家一般會(huì)提供與圖1-4-9類似的特性圖，設(shè)計(jì)者必須根據(jù)需求來選擇相應(yīng)的磁性元件，在下圖中，線上串接一個(gè)磁性元件的插入損耗可由下面這個(gè)公式計(jì)算得出：
    Loss(dB)=20log[(Zs+Zf+Z1)／(Zs+Z1)]
 
圖1-4-9磁性元件的特性圖
    由于磁性元件并不增加線路中的直流阻抗，這使得它非常適合用在電源線上做EMI抑制器件。由于磁珠很小也很容易處理，所以有時(shí)候也把它用在信號(hào)線上作為EMI抑制器件，但是它掩蓋了問題的本質(zhì)，影響了信號(hào)的上升下降時(shí)間，除非萬不得以或者在設(shè)計(jì)的最后調(diào)試階段，一般不推薦使用。

4.3 EMI的控制
    我們知道，造成設(shè)備性能降低或失效的電磁干擾必須同時(shí)具備三個(gè)要素，首先是有一個(gè)電磁場所，其次是有干擾源和被干擾源，最后就是具備一條電磁干擾的耦合通路，以便把能量從干擾源傳遞到受干擾源。因此，為解決設(shè)備的電磁兼容性，必須圍繞這三點(diǎn)來分析。一般情況下，對(duì)于EMI的控制，我們主要采用三種措施：屏蔽、濾波、接地。這三種方法雖然有著獨(dú)立的作用，但是相互之間是有關(guān)聯(lián)的，良好的接地可以降低設(shè)備對(duì)屏蔽和濾波的要求，而良好的屏蔽也可以使濾波器的要求低一些。下面，我們來分別介紹屏蔽、濾波和接地。

4.3.1屏蔽
    屏蔽能夠有效的抑制通過空間傳播的電磁干擾。采用屏蔽的目的有兩個(gè)，一個(gè)是限制內(nèi)部的輻射電磁能量外泄出控制區(qū)域，另一個(gè)就是防止外來的輻射電磁能量入內(nèi)部控制區(qū)。按照屏蔽的機(jī)理，我們可以將屏蔽分為電場屏蔽、磁場屏蔽、和電磁場屏蔽。

4.3.1.1  電場屏蔽
 一般情況下，電場感應(yīng)可以看成是分布電容間的耦合，圖1-4-4是一個(gè)電場感應(yīng)的示意圖。
 
    圖1-4-4  電場感應(yīng)示意圖
其中A為干擾源，B為受感應(yīng)設(shè)備，其中Ua和Ub之間的關(guān)系為
        Ub=C1*Ua/(C1+C2)
C1為A、B之間的分布電容；C2為受感應(yīng)設(shè)備的對(duì)地電容。
根據(jù)示意圖和等式，為了減弱B上面的地磁感應(yīng)，使用的方法有

 

1. 增大A和B之間的距離，減小C1。
2. 減小B和地之間的距離，增大C2。
3. 在AB之間放置一金屬薄板或?qū)使用金屬屏蔽罩罩住A，C1將趨向0數(shù)值。

      相對(duì)來說1和2比較容易理解，這里主要針對(duì)第3種方法進(jìn)行分析。由圖1-4-5可以看出，插入屏蔽板后(屏蔽板接地)。就造成兩個(gè)分布電容C3和C4，其中C3被屏蔽板短路到地，它不會(huì)對(duì)B點(diǎn)的電場感應(yīng)產(chǎn)生影響。而受感應(yīng)物B的對(duì)地和對(duì)屏蔽板的分布電容，C3和C4，實(shí)際上是處在并聯(lián)的位置上。這樣，B設(shè)備的感應(yīng)電壓ub'應(yīng)當(dāng)是A點(diǎn)電壓被A、B之間的剩余電容C1'與并聯(lián)電容C2和C4的分壓，即
        Ub=C1'*Ua/(C1'+C2+C4)

 
圖1-4-5加入金屬板后的電場感應(yīng)圖

    由于C1'遠(yuǎn)小于為屏蔽的C1，所以在B的感應(yīng)電壓就會(huì)減小很多。因此，很多時(shí)候都采用這種接地的金屬罩作為屏蔽物。
    以下是對(duì)電場屏蔽的幾點(diǎn)要點(diǎn)總結(jié)：

1. 屏蔽金屬板放置靠近受保護(hù)設(shè)備比較好，這樣將獲得更大的C4，減小電場感應(yīng)電壓。
2. 屏蔽板的形狀對(duì)屏蔽效能的高低有明顯的影響，例如，全封裝的金屬盒可以有最好的電場屏蔽效果，而開孔或帶縫隙的屏蔽罩可以有最好的電場屏蔽效果，而且開孔或者帶縫隙的屏蔽罩，其屏蔽效能會(huì)受到不同程度的影響.
3. 屏蔽板的材料以良性導(dǎo)體為佳。對(duì)厚度并無特殊要求。

4.3.1.2磁場屏蔽
      由于磁場屏蔽通常是對(duì)直流或很低頻場的屏蔽，其效果和電場屏蔽和電磁場屏蔽相比要差很多，磁場屏蔽的主要手段就是依賴高導(dǎo)磁材料具有的低磁阻，對(duì)磁通起分路的作用，使得屏蔽體內(nèi)部的磁場大大減弱。
對(duì)于磁場屏蔽需要注意的幾點(diǎn)：

1. 減小屏蔽體的磁阻(通過選用高導(dǎo)磁率材料和增加屏蔽體的厚度)
2. 被屏蔽設(shè)備和屏蔽體間保持一定距離，減少通過屏蔽設(shè)備的磁通。
3. 對(duì)于不可避免使用縫隙或者接風(fēng)口的，盡量使縫隙或者接風(fēng)口呈條形，并且順沿著電磁線的方向，減少磁通。
4. 對(duì)于強(qiáng)電場的屏蔽，可采用雙層磁屏蔽體的結(jié)構(gòu)。對(duì)要屏蔽外部強(qiáng)磁場的，則屏蔽體外層要選用不易磁飽和的材料，如硅鋼等；而內(nèi)部可選用容易到達(dá)飽和的高導(dǎo)磁材料。因?yàn)榈谝淮纹帘蜗魅醪糠?，第二次削弱大部分，如果都使用高?dǎo)磁，會(huì)造成進(jìn)入一層屏蔽的在一層和二層間造成反射。如果要屏蔽內(nèi)部的磁場，則相反。而屏蔽體一般通過非磁性材料接地。

4.3.1.3電磁場屏蔽
      電磁場屏蔽是利用屏蔽體阻隔電磁場在空間傳播的一種措施。和前面電場和磁場的屏蔽機(jī)理不同，電磁屏蔽對(duì)電磁波的衰減有三個(gè)過程：

1. 當(dāng)電磁波在到達(dá)屏蔽體表面時(shí)，由于空氣與金屬的交界面上阻抗不連續(xù)，對(duì)入射波產(chǎn)生反射，這種反射不要求屏蔽材料必須有一定厚度，只需要交界面上的不連續(xù)。
2. 進(jìn)入屏蔽體的電磁波，在屏蔽體中被衰減。
3. 穿過屏蔽層后，到達(dá)屏蔽層另一個(gè)屏蔽體，由于阻抗不連續(xù)，產(chǎn)生反射，重新回到屏蔽體內(nèi)。

從上面三個(gè)過程看來，電磁屏蔽體對(duì)電磁波的衰減主要是反射和吸收衰減。

4.3.1.4電磁屏蔽體和屏蔽效率
屏蔽效率是對(duì)屏蔽體進(jìn)行性能評(píng)估的一個(gè)指數(shù)，它的表達(dá)式為：
        SE(db)=A+R+B

    1) 其中A為吸收損耗，吸收損耗是指電磁波穿過屏蔽罩時(shí)能量損耗的數(shù)量，吸收損耗可以通過下面的公式計(jì)算：
    AdB=1.314(f*σ*μ)1/2*t
    f： 頻率(MHz)    μ：銅的導(dǎo)磁率    σ：銅的導(dǎo)電率   t：屏蔽體厚度
    
    2) R指反射損耗，反射損耗(近場)的大小取決于電磁波產(chǎn)生源的性質(zhì)以及與波源的距離。對(duì)于桿狀或直線形發(fā)射天線而言，離波源越近波阻抗越高，然后隨著與波源距離的增加而下降，但平面波阻抗則無變化(恒為377)。相反，如果波源是一個(gè)小型線圈，則此時(shí)將以磁場為主，離波源越近波阻抗越低，波阻抗隨著與波源距離的增加而增加，但當(dāng)距離超過波長的六分之一時(shí)，波阻抗不再變化，恒定在377處。反射損耗隨波阻抗與屏蔽阻抗的比率變化，因此它不僅取決于波的類型，而且取決于屏蔽罩與波源之間的距離。這種情況適用于小型帶屏蔽的設(shè)備。
    近場反射損耗可按下式計(jì)算：
R(電）db=321.8-(20*lg r)-(30*lg f)-[10*lg(μ/σ)]
R(磁）db=14.6+(20*lg r)+(10*lg f)+[10*lg(μ/σ)]
    其中r指波源與屏蔽之間的距離。

   3)  SE算式最后一項(xiàng)是校正因子B，其計(jì)算公式為：
    B=20lg[-exp(-2t/σ)]
    此式僅適用于近磁場環(huán)境并且吸收損耗小于10dB的情況。由于屏蔽物吸收效率不高，其內(nèi)部的再反射會(huì)使穿過屏蔽層另一面的能量增加，所以校正因子是個(gè)負(fù)數(shù)，表示屏蔽效率的下降情況。
    也就是說，我們想抑制住EMI，必須提高屏蔽效率，那么，屏蔽材料的選擇也變得很重要了．只有如金屬和鐵之類導(dǎo)磁率高的材料才能在極低頻率下達(dá)到較高屏蔽效率。這些材料的導(dǎo)磁率會(huì)隨著頻率增加而降低，另外如果初始磁場較強(qiáng)也會(huì)使導(dǎo)磁率降低，還有就是采用機(jī)械方法將屏蔽罩作成規(guī)定形狀同樣會(huì)降低導(dǎo)磁率。
    在高頻電場下，采用薄層金屬作為外殼或內(nèi)襯材料可達(dá)到良好的屏蔽效果，但條件是屏蔽必須連續(xù)，并將敏感部分完全遮蓋住，沒有缺口或縫隙(形成一個(gè)法拉第籠)。然而在實(shí)際中要制造一個(gè)無接縫及缺口的屏蔽罩是不可能的，由于屏蔽罩要分成多個(gè)部分進(jìn)行制作，因此就會(huì)有縫隙需要接合，另外通常還得在屏蔽罩上打孔以便安裝與插卡或裝配組件的連線。
    設(shè)計(jì)屏蔽罩的困難在于制造過程中不可避免會(huì)產(chǎn)生孔隙，而且設(shè)備運(yùn)行過程中還會(huì)需要用到這些孔隙。制造、面板連線、通風(fēng)口、外部監(jiān)測窗口以及面板安裝組件等都需要在屏蔽罩上打孔，從而大大降低了屏蔽性能。盡管溝槽和縫隙不可避免，但在屏蔽設(shè)計(jì)中對(duì)與電路工作頻率波長有關(guān)的溝槽長度作仔細(xì)考慮是很有好處的。
    任一頻率電磁波的波長為：波長(λ)=光速(C)/頻率(Hz)
    當(dāng)縫隙長度為波長(截止頻率)的一半時(shí)，RF波開始以20dB/lO倍頻(1/10截止頻率)或6dB/8倍頻(1/2截止頻率)的速率衰減。通常RF發(fā)射頻率越高衰減越嚴(yán)重，因?yàn)樗牟ㄩL越短。當(dāng)涉及到最高頻率時(shí)，必須要考慮可能會(huì)出現(xiàn)的任何諧波，
    一旦知道了屏蔽罩內(nèi)RF輻射的頻率及強(qiáng)度，就可計(jì)算出屏蔽罩的最大允許縫隙和溝槽。例如如果需要對(duì)1GHz(波長為300mm)的輻射衰減，則150mm的縫隙將會(huì)開始產(chǎn)生衰減，因此當(dāng)存在小于150mm的縫隙時(shí)，1GHz輻射就會(huì)被衰減。所以對(duì)1GHz頻率來講，若需要衰減20dB，則縫隙應(yīng)小于15 mm(150mm的1/10)，需要衰減26dB時(shí)，縫隙應(yīng)小于7.5mm(15mm的1/2以上)，需要衰減32dB時(shí)，縫隙應(yīng)小于3.75mm(7.5mm的1/2以上)。
    可采用合適的導(dǎo)電襯墊使縫隙大小限定在規(guī)定尺寸內(nèi)，從而實(shí)現(xiàn)這種衰減效果。由于接縫會(huì)導(dǎo)致屏蔽罩導(dǎo)通率下降，因此屏蔽效率也會(huì)降低。要注意低于截止頻率的輻射其衰減只取決于縫隙的長度直徑比，例如長度直徑比為3時(shí)可獲得100dB的衰減。在需要穿孔時(shí)，可利用厚屏蔽罩上面小孔的波導(dǎo)特性；另一種實(shí)現(xiàn)較高長度直徑比的方法是附加一個(gè)小型金屬屏蔽物，如一個(gè)大小合適的襯墊。上述原理及其在多縫情況下的推廣構(gòu)成多孔屏蔽罩設(shè)計(jì)基礎(chǔ)。
    多孔薄型屏蔽層：多孔的例子很多，比如薄金屬片上的通風(fēng)孔等等，當(dāng)各孔間距較近時(shí)設(shè)計(jì)上必須要仔細(xì)考慮。下面是此類情況下屏蔽效率計(jì)算公式
        SE=[20lg(fc/o/σ)]-10lg n其中f截止頻率n：孔洞數(shù)目
注意此公式僅適用于孔間距小于孔直徑的情況，也可用于計(jì)算金屬編織網(wǎng)的相關(guān)屏蔽效率。
    接縫和接點(diǎn)：電焊、銅焊或錫焊是薄片之間進(jìn)行永久性固定的常用方式，接合部位金屬表面必須清理干凈，以使接合處能完全用導(dǎo)電的金屬填滿，保持高阻狀態(tài)．導(dǎo)電襯墊的作用是減少接縫或接合處的槽、孔或縫隙，使RF輻射不會(huì)散發(fā)出去。EMI襯墊是一種導(dǎo)電介質(zhì)，用于填補(bǔ)屏蔽罩內(nèi)的空隙并提供連續(xù)低阻抗接點(diǎn)。
    墊片系統(tǒng)：一個(gè)需要考慮的重要因素是壓縮，壓縮能在襯墊和墊片之間產(chǎn)生較高導(dǎo)電率。襯墊和墊片之間導(dǎo)電性太差會(huì)降低屏蔽效率，另外接合處如果少了一塊則會(huì)出現(xiàn)細(xì)縫而形成槽狀天線，其輻射波長比縫隙長度小約4倍。
    確保導(dǎo)通性首先要保證墊片表面平滑、干凈并經(jīng)過必要處理以具有良好導(dǎo)電性，這些表面在接合之前必須先遮?。涣硗馄帘我r墊材料對(duì)這種墊片具有持續(xù)良好的粘合性也非常重要。導(dǎo)電襯墊的可壓縮特性可以彌補(bǔ)墊片的任何不規(guī)則情況。
    所有襯墊都有一個(gè)有效工作最小接觸電阻，設(shè)計(jì)人員可以加大對(duì)襯墊的壓縮力度以降低多個(gè)襯墊的接觸電阻，當(dāng)然這將增加密封強(qiáng)度，會(huì)使屏蔽罩變得更為彎曲。大多數(shù)襯墊在壓縮到原來厚度的30％至70％時(shí)效果比較好。因此在建議的最小接觸面范圍內(nèi)，兩個(gè)相向凹點(diǎn)之間的壓力應(yīng)足以確保襯墊和墊片之間具有良好的導(dǎo)電性。
    另一方面，對(duì)襯墊的壓力不應(yīng)大到使襯墊處于非正常壓縮狀態(tài)，因?yàn)榇藭r(shí)會(huì)導(dǎo)致襯墊接觸失效，并可能產(chǎn)生電磁泄漏。與墊片分離的要求對(duì)于將襯墊壓縮控制在制造商建議范圍非常重要，這種設(shè)計(jì)需要確保墊片具有足夠的硬度，以免在墊片緊固件之間產(chǎn)生較大彎曲。在某些情況下，可能需要另外一些緊固件以防止外殼結(jié)構(gòu)彎曲。
    壓縮性也是轉(zhuǎn)動(dòng)接合處的一個(gè)重要特性，如在門或插板等位置。若襯墊易于壓縮，那么屏蔽性能會(huì)隨著門的每次轉(zhuǎn)動(dòng)而下降，此時(shí)襯墊需要更高的壓縮力才能達(dá)到與新襯墊相同的屏蔽性能。在大多數(shù)情況下這不太可能做得到，因此需要一個(gè)長期EMI解決方案。
    如果屏蔽罩或墊片由涂有導(dǎo)電層的塑料制成，則添加一個(gè)EMI襯墊不會(huì)產(chǎn)生太多問題，但是設(shè)計(jì)人員必須考慮很多襯墊在導(dǎo)電表面上都會(huì)有磨損，通常金屬襯墊的鍍層表面更易磨損。隨著時(shí)間增長這種磨損會(huì)降低襯墊接合處的屏蔽效率，并給后面的制造商帶來麻煩。
    如果屏蔽罩或墊片結(jié)構(gòu)是金屬的，那么在噴涂拋光材料之前可加一個(gè)襯墊把墊片表面包住，只需用導(dǎo)電膜和卷帶即可。若在接合墊片的兩邊都使用卷帶，則可用機(jī)械固件對(duì)EMI襯墊進(jìn)行緊固，例如帶有塑料鉚釘或壓敏粘結(jié)劑(PSA)的“C型”襯墊。襯墊安裝在墊片的一邊，以完成對(duì)EMI的屏蔽。
    推廣開來說，不僅僅針對(duì)高頻電路，一般系統(tǒng)都需要進(jìn)行屏蔽，這是因?yàn)榻Y(jié)構(gòu)本身存在一些槽和縫隙。所需屏蔽可通過一些基本原則確定，但是理論與現(xiàn)實(shí)之間還是有差別。例如在計(jì)算某個(gè)頻率下襯墊的大小和間距時(shí)還必須考慮信號(hào)的強(qiáng)度，如同在一個(gè)設(shè)備中使用了多個(gè)處理器時(shí)的情形。表面處理及墊片設(shè)計(jì)是保持長期屏蔽以實(shí)現(xiàn)EMC性能的關(guān)鍵因素。

4.3.2濾波
    濾波通常采用三種器件來實(shí)現(xiàn)：去耦電容、EMI濾波器和磁性元件。

4.3.2.1去耦電容
    前面我們曾經(jīng)分析過，當(dāng)電路在很快的器件高低電平變換的時(shí)候，就會(huì)產(chǎn)生一系列的正弦諧波分量，這些正弦諧波分量就是我們所說的EMI成分，這些高頻諧波會(huì)通過和其他設(shè)備之間的耦合通道對(duì)其他設(shè)備造成電磁干擾。合理使用去耦電容就能起到很好的抑制電磁干擾的效果，實(shí)際的電容是可以等效圖1-4-6所示的模型：
 
圖1-4-6  電容的等效模型
    其中等效串聯(lián)電阻我們稱之為ESR，等效串聯(lián)電感我們稱之為ESL，我們可以計(jì)算出這個(gè)等效電容的諧振頻率為：
    Fr=1/2π√LC
    電容的濾波原理就是通過這個(gè)頻率來確定。小于諧振頻率的時(shí)，電容體現(xiàn)為容性，而當(dāng)頻率大于諧振頻率的時(shí)，電容就體現(xiàn)為感性。所以，我們在濾除較為低頻的噪聲的時(shí)候，就應(yīng)當(dāng)選擇電容值比較高的電容，想濾去頻率較高的噪聲，比如我們前面所說的EMI，則應(yīng)該選擇數(shù)值比較小的電容。所以，在實(shí)際中，我們通常放置一個(gè)1uf到10uf左右的去耦電容在每個(gè)電源輸出管腳處，來抑制低頻成分，而選取O.01uf到O.1uf左右的去耦電容來濾除高頻部分(對(duì)去耦電容的特性分析請(qǐng)參考第五章電源完整性分析)。    為了獲得最佳的EMI抑制效果，我們最好能在每組電源和地的引腳都能安裝一個(gè)電容，但是如果電源在流出引腳前在Ic內(nèi)部已經(jīng)放置去耦電容，那么在引腳處就不必在和每個(gè)地之間連接一個(gè)電容了．但是這樣對(duì)IC芯片的成本會(huì)相應(yīng)提高。
    圖1-4-7是一個(gè)放置耦合電容和不放置耦合電容的EMI仿真比較：
    
      圖1-4-7 去耦電容對(duì)抑制EMI的作用

4.3.2.2 EMI濾波器
      EMI濾波一般是用在對(duì)電源線的濾波，它是用來隔離電路板或者系統(tǒng)內(nèi)外的電源，它的作用是雙向的，即可以作為輸出濾波，也可以作為輸入濾波．EMI濾波器是由電感和電容組成。比較常見的幾種EMI濾波器有：穿心電容，L型濾波器，Ⅱ型濾波器，T型濾波器等。對(duì)于不同濾波器的選擇，我們通常是通過濾波器接入端的阻抗大小來決定。如果電源線兩端都為高阻，那么易選用穿心電容和Ⅱ型濾波器，但是Ⅱ型濾波器的衰減速度比穿心電容大；如果兩端阻抗相差比較大，適宜選擇L型濾波器，其中電感接入低阻如果兩端都為低阻抗，那么就選用T型濾波器。

4.3.2.3  磁性元件
      磁性元件是由鐵磁材料構(gòu)成的，有來抑制EMI，最常見的磁性元件有磁珠，磁環(huán)，扁平磁夾子。磁環(huán)和磁夾子一般用在連接線上，如圖1-4-8所示。
 
圖1-4-8磁性元件示意圖
  磁性元件的工作原理很簡單，就是相當(dāng)于在傳輸線上串入一電感，廠家一般會(huì)提供與圖1-4-9類似的特性圖，設(shè)計(jì)者必須根據(jù)需求來選擇相應(yīng)的磁性元件，在下圖中，線上串接一個(gè)磁性元件的插入損耗可由下面這個(gè)公式計(jì)算得出：
    Loss(dB)=20log[(Zs+Zf+Z1)／(Zs+Z1)]
 
圖1-4-9磁性元件的特性圖
    由于磁性元件并不增加線路中的直流阻抗，這使得它非常適合用在電源線上做EMI抑制器件。由于磁珠很小也很容易處理，所以有時(shí)候也把它用在信號(hào)線上作為EMI抑制器件，但是它掩蓋了問題的本質(zhì)，影響了信號(hào)的上升下降時(shí)間，除非萬不得以或者在設(shè)計(jì)的最后調(diào)試階段，一般不推薦使用。

4.3.3 接地
  實(shí)際中，信號(hào)的基本接地方式有三種，浮地、單點(diǎn)接地和多點(diǎn)接地。
1．浮地
  浮地就是指和公共地分開的接地。采用浮地的目的是為了將電路或者設(shè)備與公共地或可能引起環(huán)流的公共導(dǎo)線隔離開來。浮地還可以使不同電位的電路之間的配合變得簡單。由于浮地和其他公共地之間隔離開，所以，一般不會(huì)受到其他地上噪聲的影響，但是，卻容易在浮地上面形成靜電的堆積，時(shí)間長了就會(huì)形成靜電干擾。目前有種解決辦法是采用大電阻將接浮地設(shè)備和大地相連，能夠進(jìn)行靜電釋放。

2．單點(diǎn)接地
  單點(diǎn)接地是指在一個(gè)電路或者設(shè)備中，只有一個(gè)物理點(diǎn)被定義接地參考點(diǎn)，電路或者設(shè)備中所以的接地信號(hào)都接到這個(gè)接地點(diǎn)，由于所有的接地信號(hào)都接到一起，由于每個(gè)信號(hào)接地的距離不一樣，很容易使接地點(diǎn)的電平不穩(wěn)定，而且，更為嚴(yán)重的一個(gè)問題是單點(diǎn)接地不適合高頻電路或者設(shè)備。因?yàn)樵诟哳l下，信號(hào)波長很小，如果接地線的長度接近λ/4的時(shí)候，接地處會(huì)形成短路，反射系數(shù)為-1，信號(hào)會(huì)反射回來，達(dá)不到接地效果，所以，對(duì)于高頻電路，我們不提倡使用單點(diǎn)接地方式而使用多點(diǎn)接地方式。

3．多點(diǎn)接地
    多點(diǎn)接地是指設(shè)備或電路中的各個(gè)接地都直接接到離它最近的接地平面上，以使得各個(gè)接地線的長度遠(yuǎn)小于λ/4。多點(diǎn)接地的優(yōu)點(diǎn)是比較簡單，而且接地線上出現(xiàn)的高頻駐波現(xiàn)象明顯減少。但是多點(diǎn)接地系統(tǒng)中的地線回路對(duì)系統(tǒng)提出了跟高的要求，保證各個(gè)接地點(diǎn)之間的穩(wěn)定電平和低阻抗是必須注意的一個(gè)問題。

4．混合接地
    由于單點(diǎn)接地和多點(diǎn)接地都存在各自的優(yōu)缺點(diǎn)，所以，有很多情況下，系統(tǒng)內(nèi)部將單點(diǎn)接地和多點(diǎn)接地兩種混合使用，也就是我們說的混合接地。先將電路中的所有電路接地特性進(jìn)行分析、統(tǒng)計(jì)，將那些必須多點(diǎn)接地的使用多點(diǎn)接地，而其余的進(jìn)行單點(diǎn)接地。示意圖1-4-10是一種混合接地的方式，對(duì)于直流，電容是開路的，電路是單點(diǎn)接地，對(duì)于射頻，電容是導(dǎo)通的電路是多點(diǎn)接地。
 
圖1-4-10混合接地示意圖
      良好的接地能夠減緩電壓瞬變，保證良好的信號(hào)回流路徑，它是抑制EMI的一種重要手段。特別是將屏蔽和接地配合使用，這樣對(duì)于高頻下的電磁兼容性問題，往往能取到事半功倍的效果。第八章中還有對(duì)接地理論的更詳細(xì)的分析。

4.4 PCB設(shè)計(jì)中的EMI
      前面我們從理論上分析了EMI的產(chǎn)生情況，并主要從系統(tǒng)設(shè)計(jì)方面考慮了很多實(shí)際采用的抑制EMI的手段和方式，這節(jié)里我們將針對(duì)高速PCB設(shè)計(jì)，來分析如何進(jìn)行EMI控制。

4.4.1 傳輸線RLC參數(shù)和EMI
    對(duì)于PCB板來說，PCB上的每一條走線都可以有用三個(gè)基本的分布參數(shù)來對(duì)它進(jìn)行描述，即電阻，電容和電感。在EMI和阻抗的控制中，電感和電容的作用很大。
    電容是電路系統(tǒng)存儲(chǔ)系統(tǒng)電能的元件。任何相鄰的兩條傳輸線之間，兩層PCB導(dǎo)電層之間以及電壓層和周圍的地平面之間都可以組成電容。在這些所有的電容中，傳輸線和它的回流電流之間組成的電容數(shù)值最大，也數(shù)量最多，因?yàn)槿魏蔚膫鬏斁€，它都會(huì)在它的周圍通過某種導(dǎo)電物質(zhì)形成回流。根據(jù)電容的公式：C=εs/(4kπd)，他們之間形成的電容的大小和傳輸線到參考平面的距離成反比，和傳輸線的直徑(橫截面積)成正比。我們都知道，如果電容的數(shù)值越大，那么他們之間存儲(chǔ)的電場能量也越多，換句話說，他往外部泄露系統(tǒng)能量的比率將更少，那么這個(gè)系統(tǒng)產(chǎn)生的EMI就會(huì)得到一定的抑制作用。
    電感是電路系統(tǒng)中存儲(chǔ)周圍磁場能量的元件。磁場是由流過導(dǎo)體的電流產(chǎn)生的感生場。電感的數(shù)值表示它存儲(chǔ)導(dǎo)體周圍磁場的能力，如果磁場減弱，感抗就會(huì)變小，感抗變大的時(shí)候，磁場就會(huì)增大，那么對(duì)外的磁能量輻射也會(huì)變大，即EMI值越大。所以，如果系統(tǒng)的電感越小，那么就能對(duì)EMI進(jìn)行抑制。在低頻情況下，如果導(dǎo)體變短，厚度變大，變寬的時(shí)候，導(dǎo)體的電感就會(huì)變小，而在高頻情況下，磁場的大小則和導(dǎo)線及其回流構(gòu)成的閉環(huán)面積的函數(shù)，如果把導(dǎo)線與其回路靠近，由于回流和本身電流大小相等(在最佳回流狀態(tài))方向相反，所以兩者產(chǎn)生的磁場就會(huì)相互抵消，降低了導(dǎo)體的感應(yīng)電感，所以，保持導(dǎo)體上電流和其最佳回流路徑，能夠一定程度的減小EMI。
    而在一個(gè)實(shí)際電路中，導(dǎo)線的電容和電感是融合為一體的，我們?nèi)绻环治鲭娙莼蛘咧豢紤]電感都有些片面，所以我們引入阻抗。阻抗是傳輸線上輸入電壓對(duì)輸入電流的比率值(Z0=V/I)。導(dǎo)線和回路之間的阻抗是導(dǎo)線及其回路之間電感和電容的函數(shù)，阻抗ZO等于(L/C)1/2。。
  通過前面的分析和阻抗ZO的公式，從抑制EMI角度上來說，我們希望阻抗越小越好。當(dāng)阻抗比較小即電容較大和電感較小的時(shí)候，我們只要保持電路的正常布線，使電流保持最佳回流路徑，就可以使EMI控制在最小。而當(dāng)電容變小，電感變大，將會(huì)使系統(tǒng)屏蔽電磁場能量的能力下降，外泄電磁場能量增加，EMI變大。

4.4.2疊層設(shè)計(jì)抑制EMI
   從前面的分析可以看到，低阻抗的參考平面在抑制EMI中起著至關(guān)重要的作用，因而我們在進(jìn)行疊層設(shè)計(jì)時(shí)，應(yīng)該特別注重參考平面層的安排。對(duì)于PCB板上的信號(hào)走線來說，好的分層應(yīng)該是讓所有的信號(hào)層兩邊緊挨著電源層或者接地層；從電源來看，好的分層是應(yīng)該把電源與接地層相鄰，且電源和接地層的距離盡可能的小，盡量保證電源和地層上的低阻抗。隨著信號(hào)頻率的不斷提高，一般只有6層板以上的多層PCB板才能起到良好的EMI抑制效果。下面，我們以6層板為例，對(duì)不同的PCB迭層設(shè)計(jì)方案的性能優(yōu)劣做一些比較。
 
圖1-4-11 六層PCB的兩種典型疊層設(shè)計(jì)
      六層PCB的疊層設(shè)計(jì)通常有兩種方案(如圖1-4-11所示)。對(duì)于第一種方案，我們可以把電源和地分別放在第3和第4層，這一設(shè)計(jì)雖然電源覆銅阻抗低，但是由于第1層和第6層為信號(hào)層，其電磁屏蔽性能差，導(dǎo)線上的很大一部分磁場都要輻射到外界，換句話說，信號(hào)電流和回流信號(hào)中，一個(gè)處于屏蔽范圍內(nèi)，而另一個(gè)卻有一半處于屏蔽范圍外，一個(gè)處于屏蔽范圍之內(nèi)，這樣其實(shí)增加了差模EMI。但是如果兩個(gè)外層上的信號(hào)線數(shù)量最少，走線長度很短(短于信號(hào)最高諧波波長的1/20)，則這種設(shè)計(jì)可以解決差模EMI問題。將外層上的無元件和無走線區(qū)域鋪銅填充并將覆銅區(qū)接地(每1/20波長為間隔)，則對(duì)差模EMI的抑制特別好。而且我們還可以條件允許的情況下，在信號(hào)層的每一層靠邊處鋪設(shè)一圈銅，并且在1/20波長的間距內(nèi)打控，也能很好的防止EMI的泄漏．如前所述，要將鋪銅區(qū)與內(nèi)部接地層多點(diǎn)相聯(lián)。第二種方案就是將電源和地分別放在第2和第5層，雖然抑制了絕大部分差模EMI，但由于電源覆銅阻抗高，對(duì)減少共模EMI輻射的效果不好。此外，從信號(hào)阻抗
控制的觀點(diǎn)來看，這一做法也是非常有利的，因而該方案成為目前應(yīng)用最廣泛的六層板設(shè)計(jì)方案。
    如果我們能夠有能力將所有的信號(hào)走線完全分布在兩層內(nèi)進(jìn)行，那么我們可以采用其它更優(yōu)化的疊層設(shè)計(jì)：將第1和第6層(兩個(gè)表層)鋪地，第3和第4層設(shè)置為電源和地。信號(hào)線走在2和5層，兩邊都有參考平面屏蔽，因而EMI抑制能力是優(yōu)異的。該設(shè)計(jì)的缺點(diǎn)就是走線層只有兩層，布線空間略顯緊張。實(shí)際中要靈活處理，比如在鋪銅區(qū)內(nèi)也可以適當(dāng)走線，只是要注意不能隔斷上層信號(hào)的回流通路。
    還有一種疊層方案為：信號(hào)、地、信號(hào)、電源、地、信號(hào)，這也可實(shí)現(xiàn)信號(hào)完整性設(shè)計(jì)所需要的良好的環(huán)境：信號(hào)層與參考層相鄰，電源層和接地層配對(duì)。不足之處在于鋪銅層的堆疊不平衡，這會(huì)給加工制造帶來麻煩。解決問題的辦法是將第3層所有的空白區(qū)域填銅，填銅后如果第3層的覆銅密度接近於電源層或接地層，這塊板就可以近似地看作是結(jié)構(gòu)平衡的電路板。注意，填銅區(qū)必須接電源或接地(最好接地)，連接過孔之間的距離仍然是小于1/20波長。

4.4.3  電容和接地過孔對(duì)回流的作用
    高速PCB設(shè)計(jì)中對(duì)于EMI的抑制是非常靈活的，設(shè)計(jì)者永遠(yuǎn)不可能很完美地解決所有的EMI問題，只有從小處著手，從對(duì)各個(gè)細(xì)節(jié)的把握來達(dá)到整體抑制的效果，有時(shí)，往往一個(gè)看似微不足道的電容或過孔都能起著舉足輕重的作用。也許提到電容對(duì)EMI的抑制作用大家都比較熟悉，即利用電容的儲(chǔ)能濾波特性，穩(wěn)定電壓，消除高次諧波，從而達(dá)到降低EMI的效果。在這節(jié)里，我們將重點(diǎn)分析一下電容和接地過孔在保證信號(hào)低阻抗回路中所起的作用，這也是多層PCB板設(shè)計(jì)中有效抑制EMI的重要方面之一。
    多層PCB設(shè)計(jì)中，由于布線密度，拓補(bǔ)結(jié)構(gòu)的要求，信號(hào)走線經(jīng)常需要在層間切換，如果它所參考的地平面也發(fā)生變化，那么該信號(hào)的回流路徑將發(fā)生變化，從而產(chǎn)生一定的EMI問題，如圖1-4-12所示：
 
圖1-4-12 信號(hào)換層帶來的EMI問題
    解決這一問題最簡單也是最有效的方法就是合理添加電容或過孔。如果兩個(gè)不同的參考平面都是地或都是電源，那么我們可以通過添加接地過孔或者電源連接過孔來為信號(hào)的回流提供回路(圖1-4-13 A)；如果兩個(gè)參考平面是電源和地之間的切換，那么就可以利用旁路電容提供低阻抗的回路(圖1-4-13 B)。
 
    圖1-4-13 過孔或電容提供回流通路
   
上圖我們可以看到，在信號(hào)走線換層的附近多放置一些接地過孔(電源孔)和電容能為信號(hào)提供完整的低阻抗的回路，保證了信號(hào)和回流之間的耦合，從而抑制了EMI。需要注意的是，回流通過電容切換參考平面時(shí)，由于本身及過孔的寄生電感存在，仍然會(huì)產(chǎn)生一定的電磁輻射和信號(hào)衰減，所以設(shè)計(jì)者頭腦里要有一個(gè)正確的指導(dǎo)思想：盡量少換層走線，換層后盡量保持信號(hào)靠近同一(或者同屬性)的參考平面。

4.4.4布局和走線規(guī)則
PCB板上器件的布局，可以按照下面幾個(gè)原則來進(jìn)行：

1. 按照器件的功能和類型來進(jìn)行布局。對(duì)于功能相同或者相近的器件，放置在一個(gè)區(qū)域里面有利于減小他們之間的布線長度。而且還能防止不同功能的器件在一個(gè)小區(qū)域內(nèi)形成干擾。
2. 按照電源類型進(jìn)行布局。這個(gè)是布局中最重要的一點(diǎn)，電源類型包括不同的電源電壓值，數(shù)字電路和模擬電路。按照不同電壓，不同電路類型，將他們分開布局，這樣有利于最后地的分割，數(shù)字地緊貼在數(shù)字電路下方，模擬地緊貼在模擬電路下方。這樣有利于信號(hào)的回流和兩種地平面之間的穩(wěn)定。
3. 關(guān)于共地點(diǎn)和轉(zhuǎn)換器的放置。由于電路中很可能存在跨地信號(hào)，如果不采取什么措施，就很可能導(dǎo)致信號(hào)無法回流，產(chǎn)生大量的共模和差模EMI。所以，布局的時(shí)候盡量要減少這種情況的發(fā)生，而對(duì)于非走不可的，可以考慮給模擬地和數(shù)字地選擇一個(gè)共地點(diǎn)，提供跨地信號(hào)的回流路徑。電路中有時(shí)還存在A/D或D/A器件，這些轉(zhuǎn)換器件同時(shí)由模擬和數(shù)字電源供電，因此要將轉(zhuǎn)換器放置在模擬電源和數(shù)字電源之間。

對(duì)于PCB的走線，我們這里建議如下一些措施來抑制EMI：

1. 保證所有的信號(hào)尤其是高頻信號(hào)，盡可能靠近地平面(或其他參考平面)。
2. 一般超過25MHz的PCB板設(shè)計(jì)時(shí)要考慮使用兩層(或更多的)地層。
3. 在電源層和地層設(shè)計(jì)時(shí)滿足20H原則。如圖1-4-14
    
   (由于RF電流在電源層和地層的邊緣也容易發(fā)射電磁波，解決這個(gè)問題的最好方法就是采用20-H規(guī)則，即地平面的邊緣比電源平面大20H(H是電源到地平面的距離)。若是設(shè)計(jì)中電源的管腳在PCB的邊緣，則可以部分延展電源層以包住該管腳。)
4. 將時(shí)鐘信號(hào)盡量走在兩層參考平面之間的信號(hào)層。
5. 保證地平面(電源平面)上不要有人為產(chǎn)生的隔斷回流的斷槽。
6. 在高頻器件周圍，多放置些旁路電容。
7. 信號(hào)走線時(shí)盡量不要換層，即使換層，也要保證其回路的參考平面一樣。
8. 在信號(hào)換層的過孔附近放置一定的連接地平面層的過孔或旁路電容。
9. 當(dāng)走線長度(單位英寸)數(shù)值上等于器件的上升時(shí)間(單位納秒)，就要考慮添加串聯(lián)電阻。
10. 保證時(shí)鐘信號(hào)或其他高速電路遠(yuǎn)離輸入輸出信號(hào)的走線區(qū)域。
11. 盡量減少印制導(dǎo)線的不連續(xù)性，例如導(dǎo)線寬度不要突變，導(dǎo)線的拐角應(yīng)大于90度，信號(hào)走線不能呈環(huán)狀等。
12. 在一些重要的信號(hào)線周圍可以加上保護(hù)的地線，以起到隔離和屏蔽的作用。
13. 對(duì)于跨地信號(hào)，要想辦法保證它最小回流面積。