|
最近在布Blackfin視覺的板子，開始看了一些高速板的資料，感覺收獲挺大的。貼些東西來。
我看了些資料，主要是一篇叫High-Speed Digital System Design的文章，PCBBBS（www.）的大俠們翻譯的?？梢詮?a href="http://www./dispbbs.asp?boardID=4&ID=122837&page=1">http://www./dispbbs.asp?boardID=4&ID=122837&page=1下載到。如果這個(gè)鏈接失效了，請(qǐng)從PCBBBS首頁進(jìn)，分支路線為：“中國PCB論壇網(wǎng) → 線路設(shè)計(jì) → SI高速設(shè)計(jì) → 帖子列表”，搜索High-Speed Digital System Design。
其實(shí)我也是剛?cè)腴T，本文的作用僅僅是給大家提供入門級(jí)HOWTO：
什么樣的板子需要考慮高速所造成的效應(yīng)？用數(shù)字信號(hào)的上升時(shí)間來衡量，任何長度超過信號(hào)在其上升時(shí)間內(nèi)走過距離的十分之一的導(dǎo)線都必須考慮所謂
的“傳輸線效應(yīng)”。說形象的，如果是133MHz的SDRAM（前幾年最常見的PC133SDRAM內(nèi)存條上的芯片，上升時(shí)間1ns），15mm以上距
離，就必須考慮傳輸線效應(yīng)。這個(gè)距離怎么計(jì)算出來的呢，如果你算算，實(shí)際上電磁波在100ps里能夠走上30mm呢，怎么是15mm呢？實(shí)際上電信號(hào)在導(dǎo)
體中的速度和導(dǎo)體周圍的介質(zhì)有關(guān)，公式為（BLOG沒法寫公式，我按照MATLAB符號(hào)數(shù)學(xué)格式寫了）v=c/sqrt(Er)，c是光速，Er是導(dǎo)線周
圍導(dǎo)體的介電常數(shù)，一般電路板使用一種叫FR4的玻璃纖維，Er=4.X。好的，當(dāng)你知道你所要面對(duì)的情況之后請(qǐng)仔細(xì)閱讀我上面提到的這個(gè)文章。
對(duì)于實(shí)際引用，我們會(huì)遇到以下3個(gè)問題：
1.布線問題，怎么在我們熟知的PCB設(shè)計(jì)軟件中解決 2.阻抗匹配，這個(gè)詞很經(jīng)常聽到 啊，舉例來說明吧。請(qǐng)你找一根雜牌的示波器探針線，測(cè)量數(shù)字電路管腳輸出的波形，也許你會(huì)看到方波邊沿出現(xiàn)了過沖，這有部分是因?yàn)樘结樀淖杩购托酒?、示?器輸入阻抗不匹配造成的。這個(gè)需要你閱讀文章了，實(shí)際上完全匹配是不可能的，問題是怎樣將阻抗不匹配造成的影響減少到最小。 3.仿真問題，怎么樣驗(yàn)證自己對(duì)電路板進(jìn)行的修改是正確的 問題2，我目前也沒有整太明白，這個(gè)需要看的書更多。我上面提供的材料里就有一些簡單的描述。
問題1，我用的是Altium Designer 6.5，就是大家所熟知的Protel，后來又叫DXP，再后來就叫了Altium
Designer。打開菜單Design>Rules，里面的High Speed和Signal
Integrity是管高速布線的，大家可以找相關(guān)的書解決。
這里我提個(gè)我用到的，SDRAM地址/控制和數(shù)據(jù)線分組等長問題的解決。以 Altium Designer 6.5為例（其實(shí)Protel 99se也差不多，DXP就更不用說了）。首先Design>Netlist>Edit Nets，新建SDRAM_AC（地址和控制）和SDRAM_D（數(shù)據(jù)）兩個(gè)Netclass，把相應(yīng)的Net添加進(jìn) 來，Design>Rules，選擇High Speed>Matched Net Length>新建兩個(gè)規(guī)則SDRAM_AC和SDRAM_D，在Where the first object matches里選擇Net Class，然后分別選中剛才建立的兩個(gè)Net Class。下面的Constraints是最神奇的蛇形線規(guī)則設(shè)置（電腦主板上經(jīng)?？梢砸姷降哪切潖澢睦@著走的線，目的就是讓短的線繞著走，增加 長度以和長線匹配），Tolerance是同組線長最大差距值，我設(shè)的是7.62mm，就是0.3inch，具體數(shù)值有的強(qiáng)人可以控制在正負(fù)50mil以 內(nèi)，由于我們同學(xué)有做10mm成功的例子，我放棄了50mil的想法。Style是蛇形線的風(fēng)格，可以選著玩玩看看，其他的設(shè)置可以自己試，決定了蛇形線 的形狀。這些規(guī)則是為了自動(dòng)生成蛇形線準(zhǔn)備的，鑒于自動(dòng)生成糟糕的結(jié)果，我不建議這么做。這些規(guī)則僅僅是用來進(jìn)行DRC（Design Rule Check，在Tools菜單中的命令）的。另外告訴大家怎么自動(dòng)生成，菜單Tools>Equalize Net Length，注意這個(gè)命令：1、僅僅對(duì)頭尾都連接上的線起作用即針對(duì)Routed Nets，2、如果板子太密沒有生成蛇形線的地方，執(zhí)行后沒有反應(yīng)，你可以修改Rules來縮小蛇形線的尺寸看看，3、可以多次調(diào)用這個(gè)命令，使線長逐步 趨于一致，4、如果同組線本身走線長度差距太大，或者你的要求太高（哈哈50mil），那么可能會(huì)存在永遠(yuǎn)也沒有辦法一致長度的線，這個(gè)在執(zhí)行命令后生成 報(bào)告中會(huì)告訴你。 說說手動(dòng)怎么做（僅僅針對(duì)DXP以上版本），右下角的彈出菜單站里點(diǎn)PCB>PCB，你可以看到你剛才設(shè)置的Net Class，選中后可以看到每個(gè)Net（無論是Routed還是Unrouted的）長度，在布線時(shí)注意調(diào)整，如果出現(xiàn)了長度差距太大的線，可以在短線周 圍預(yù)留空間，手工用圓弧連接的方法畫出蛇形線。 貼個(gè)圖看看，你可以先畫一個(gè)圖中那樣的波浪形狀，然后Ctrl+C和Ctrl+V。當(dāng)然PADs好像做這個(gè)更加專業(yè)，但是我看同學(xué)用的好像沒有Altium Designer操作這么方便。 
問題3，我沒有做太深入的研究，隨便找了個(gè)軟件HyperLynx 7.5，哈哈原因很單純，因?yàn)锳ltium
Designer可以直接把PCB存成HyperLynx格式的，其實(shí)PADs里帶的就是HyperLynx。隨便說下，HyperLynx作PCB分析
需要幾個(gè)東西：1、PCB圖（廢話，哈哈）；2、電路中用到的元件的仿真模型，這個(gè)可以在器件廠商的主頁上面找到，如SDRAM的廠家Micron（www.），
如果沒有模型也可以根據(jù)器件的DATASHEET自己做，這個(gè)可是高級(jí)操作；器件模型里規(guī)定了器件的管腳輸入輸出阻抗等一系列的參數(shù)；3、電路板的參數(shù)，
比如板厚、銅厚、多層板每層間距離、介電常數(shù)等，這個(gè)需要問你委托加工電路板的廠家。簡單仿真步驟如下：1、PCB，Altium
Designer可以生成，但是一些細(xì)節(jié)參數(shù)可能會(huì)錯(cuò)，需要修改下，一般HyperLynx也會(huì)自動(dòng)修改，菜單Edit>Stackup可以修改并
輸入從電路板制造商那兒得到的數(shù)據(jù)，2、仿真模型，Edit菜單中的.Ref IC Automapping
file等指令就是用來映射器件和模型的，可以嘗試下就知道了，操作很簡單，3、開始仿真，菜單Simulate>Run
interactive simulation就可以看到電信號(hào)上升和下降時(shí)輸入和輸出管腳波形的變化了。另外，Report菜單里的Net
Statistics可以看到選中Net的特征阻抗等數(shù)據(jù)。詳細(xì)的操作請(qǐng)閱讀相關(guān)書籍。
正如我開始說的，在SI（Signal Integrity）方面，我也是新手，希望有大蝦看到后對(duì)我的文章予以斧正。
剛開始的時(shí)候我一直想知道，電路板仿真軟件到底是什么樣子的，能看到什么樣的方針結(jié)果，為了給和我一樣的菜鳥一個(gè)直觀的印象，我再貼個(gè)仿真過程
圖解，本例使用HyperLynx 7.5，如圖這樣一個(gè)簡單的PCB，用來轉(zhuǎn)接直插的FPGA配置接頭到FPC軟線插座，頂層線路底層地。
 先將其另存為HyperLynx可以打開的文件，在Altium Designer中，菜單File>Save as，然后選擇保存類型為Export HyperLynx，確認(rèn)。在HyperLynx中，菜單File>Open Boardsim Board，選擇剛才保存的文件，有Warning先OK，然后菜單Edit>Stackup，設(shè)定板厚，介電常數(shù)等基本參數(shù)，如圖所示：1、修改 底層為參考平面，事實(shí)上仿真需要一個(gè)參考平面，否則無法進(jìn)行，很抱歉，我是新手不知道雙層的沒有地平面的板子該怎么仿真。2、修改板厚，此板1.0mm 厚。3、按照電路板制造商給你的介電常數(shù)設(shè)置Er。 接下來設(shè)定Net的輸入輸出屬性，選擇一個(gè)Net，菜單Select>Net by Name，隨便選擇一個(gè)Net，點(diǎn)確定，如圖所示
然后菜單Select>Component Models or Edit Values，彈出的窗口里選Select，然后點(diǎn)EASY.MOD，再選CMOS,3.3V,FAST（這僅僅是個(gè)演示，實(shí)際要選擇與Net相對(duì)應(yīng)的器 件，可以點(diǎn)Find Model按鈕）
接下來Assign Models窗口中的內(nèi)容變了，先將Pin J1.1配置為Output，然后再選擇Pin J3.20做一次同樣的選擇過程，將J3.20配置為CMOS,3.3V,FAST（當(dāng)然實(shí)際上不是），方向?yàn)镮nput，然后就可以進(jìn)行仿真了。
菜單Simulate>Run Interactive Simulation，例如要看一個(gè)上升沿在這個(gè)線上傳輸?shù)男Ч?，在Driver waveform里選擇Rising edge，然后點(diǎn)Start Simulation，在左邊的示波窗口里就可以看見波形了。黃線是經(jīng)過傳輸后的波形，由于阻抗不匹配出現(xiàn)了振鈴現(xiàn)象。 那么傳輸線阻抗匹配的怎么實(shí)現(xiàn)呢，波形又是什么樣的呢？我們可以用菜單Reports>Net Statistics找到傳輸線的特性阻抗Z0，此時(shí)Z0是120.3歐姆。而通過查找Pin J1.1的模型可以發(fā)現(xiàn)輸出阻抗為5歐姆（操作命令為Select>Component Models or Edit Values，在彈出窗口中選擇Edit Model File按鈕，就可以看見輸出阻抗），根據(jù)傳輸線原理要消除振鈴，可以進(jìn)行源匹配、負(fù)載匹配等，簡單點(diǎn)說就是在導(dǎo)線上串聯(lián)或者并聯(lián)電阻，阻止信號(hào)反彈的發(fā) 生，具體細(xì)節(jié)請(qǐng)看我上面推薦的文章。為了看看匹配的效果，這里我來個(gè)變態(tài)的，直接修改傳輸線本身的屬性——這在實(shí)際中是不可選的操作。菜單 Edit>Stackup，將板厚修改為0.27mil，此時(shí)計(jì)算出的傳輸線特征阻抗恰好是5歐姆，再來看仿真 哈哈，這回的結(jié)果不錯(cuò)了吧，這就是阻抗匹配的作用。其實(shí)你可以仔細(xì)觀察電腦主板的內(nèi)存條邊上，有很多的貼片阻排，就是用來匹配傳輸線阻抗的。今天就到這里。 |
|
|
