3D NOW!
　　是針對(duì)MMX指令集沒有加強(qiáng)浮點(diǎn)處理能力而設(shè)計(jì)的新的指令集。由AMD公司開發(fā)的多媒體擴(kuò)展指令集，共有27條指令。主要應(yīng)用于3D游戲等浮點(diǎn)運(yùn)算中，能迅速地對(duì)3D圖形進(jìn)行輔助處理，從而使CPU的3D性能大大提高。
　　ALPHA EV6切換式總線
　　采用多線程處理的點(diǎn)到點(diǎn)拓?fù)浣Y(jié)構(gòu)，可以支持可伸縮多處理器，支持200MHz～400MHz的系統(tǒng)總線頻率，帶寬達(dá)到4.2GB/s，具有強(qiáng)大的處理能力。
　　BGA（Ball Grid Array）
　　球狀矩陣排列。
　　CMOS（Complementary Metal Oxide Semiconductor）
　　互補(bǔ)金屬氧化物半導(dǎo)體。
　　CISC指令（Complex Instruction Set Computing）
　　復(fù)雜指令集。在早期CPU執(zhí)行的指令都是復(fù)雜指令集，完全采用復(fù)雜指令來支持高級(jí)語言、應(yīng)用程序和操作系統(tǒng)。
　　COB（Cache on Board）
　　板上集成緩存。
　　COD（Cache on Die）
　　芯片內(nèi)集成緩存。
　　CPGA（Ceramic Pin Grid Array）
　　陶瓷針型柵格陣列。
　　CPU（Central Processing Unit）
中央處理器，是計(jì)算機(jī)的頭腦，90%以上的數(shù)據(jù)信息都是由它來完成的。它的工作速度快慢直接影響到整部電腦的運(yùn)行速度。CPU集成上萬個(gè)晶體管，可分為 控制單元（Control Unit：CU）、邏輯單元（Arithmetic Logic Unit：ALU）、存儲(chǔ)單元（Memory Unit：MU）三大部分。以內(nèi)部結(jié)構(gòu)來分可分為：整數(shù)運(yùn)算單元、浮點(diǎn)運(yùn)算單元、MMX單元、L1 Cache單元和寄存器等。
　　MMX多媒體指令集（Multi Media Extension）
　　在CPU內(nèi)加入57條多媒體指令，主要增強(qiáng)CPU對(duì)多媒體信息的處理，提高CPU在音頻、圖形、視頻和通信應(yīng)用方面的處理能力。但由于它只對(duì)整數(shù)運(yùn)算進(jìn)行了優(yōu)化而沒有加強(qiáng)浮點(diǎn)方面的運(yùn)算能力。所以在3D圖形、因特網(wǎng)3D網(wǎng)頁應(yīng)用方面欠佳。
　　EC（Embedded Controller）
　　微型控制器。
　　FEMMS（Fast Entry/Exit Multimedia State）
　　快速進(jìn)入/退出多媒體狀態(tài)。
　　FIFO（First Input First Output）
　　先入先出隊(duì)列。
　　FPU（Float Point Unit）
　　浮點(diǎn)運(yùn)算單元。
　　HL-PBGA
　　表面黏著，高耐熱、輕薄型塑膠球狀矩陣封裝
　　IA（Intel Architecture）
　　英特爾架構(gòu)。
　　IA-32（Intel Architecture）
　　英特爾體系架構(gòu)，英特爾從486開始采用，也叫X86-32架構(gòu)，在同一時(shí)間內(nèi)可以處理32位二進(jìn)制數(shù)據(jù)，CPU的工作寬度是32位。其它公司在軟硬方面都兼容此架構(gòu)，也列屬于IA-32架構(gòu)。
　　IA-64
　　英特爾推出的64位CPU，其物理結(jié)構(gòu)和工作電壓等與IA-32完全不同。
　　ID（IDentify）
　　鑒別號(hào)碼。
　　IMM（Intel Mobile Module）
　　英特爾移動(dòng)模塊。
　　LDT
　　AMD下一代系統(tǒng)總線技術(shù)，實(shí)現(xiàn)芯片與芯片間的互聯(lián)，峰值帶寬可達(dá)到6.4GB/s，并且兼容現(xiàn)有的總線標(biāo)準(zhǔn)。
　　NI（Non-Intel）
　　非英特爾。
　　PGA（Pin-Grid Array）
　　引腳網(wǎng)格陣列，耗電大。
　　PSN（Processor Serial Numbers）
　　處理器序列號(hào)。
　　PIB（Processor In a Box）
　　盒裝處理器。
　　PPGA（Plastic Pin Grid Array）
　　塑膠針狀矩陣封裝。
　　PowerNow!
針對(duì)Intel公司的Speedstep技術(shù)，AMD公司開發(fā)了PowerNow!技術(shù)。它的功能與Speedstep技術(shù)基本相似，并且引進(jìn)一種動(dòng)態(tài) 調(diào)節(jié)功能。它有三種模式：①全速運(yùn)行，在變壓器供電或高速運(yùn)行時(shí)，CPU采用額定頻率和電壓運(yùn)行，運(yùn)算速度和性能發(fā)揮最高；②節(jié)電運(yùn)行，在這種情況下， CPU電壓最低，頻率速度減小20%，性能較低；③自動(dòng)調(diào)節(jié)，CPU自動(dòng)判斷當(dāng)前運(yùn)行的程序所需CPU的資源，自動(dòng)調(diào)節(jié)CPU運(yùn)行的電壓和頻率，這樣可得 到最佳的效能比，可延長30%的電池壽命。
　　RISC指令（Reduced Instruction Set Computing）
　　精簡(jiǎn)指令集。因在CPU中的指令集多是簡(jiǎn)單指令，這樣就可從復(fù)雜指令集中精簡(jiǎn)出來。它的特點(diǎn)是指令系統(tǒng)小，采用標(biāo)準(zhǔn)字長的指令，加快指令執(zhí)行速度，還可在CPU中采用超標(biāo)量技術(shù)，極易提升CPU的時(shí)鐘頻率。
　　SEC（Single Edge Connector）
　　單邊連接器。
　　SIMD（Single Instruction Multiple Data）
　　單指令多數(shù)據(jù)流。
　　SiO2F（Fluorided Silicon Oxide）
　　二氧氟化硅。
　　SOI（Silicon-on-Insulator）
　　絕緣體硅片。
　　SSE（Streaming SIMD Extensions）
　　單一指令多數(shù)據(jù)流擴(kuò)充。
　　SSE2
提供了144個(gè)新的128位多媒體指令，其中包含了 128Bit SIMD Interger Arithmetic 及 128Bit SIMD Double-Precision 浮點(diǎn)指令，更好的支持DVD播放、音頻和3D圖形數(shù)據(jù)處理、網(wǎng)絡(luò)流數(shù)據(jù)處理等。支持SEE2的應(yīng)用程序?qū)⑷找嬖黾印?br>　　Socket 5
　　方形多針腳ZIF（零插拔力：只要將插座上的拉桿輕輕扳起或按下，就可方便地安裝和更換）插座，支持奔騰P54C和P54S處理器，320針腳。
　　Socket 7
　　方形多針腳ZIF插座，支持Intel的Pentium、Pentium MMX，AMD的K5、K6和K6-2，Cyrix的6x86、6x86MX、MII，IDT的Winchip C6等。
　　Socket 8
　　方形多針腳插座，專為奔騰Pro CPU而設(shè)計(jì)的。
　　Super 7
　　它是Socket 7的升級(jí)版本，是AMD公司為K6-2、K6-3而配備的。
　　Slot 1
　　Intel專為奔騰II而設(shè)計(jì)的一種CPU插座，它是一狹長的242針腳的插槽，提供更大的內(nèi)部傳輸帶寬和CPU性能。
　　Slot 2
　　一般只用在奔騰至強(qiáng)系列里的一種結(jié)構(gòu)，用于工作站和服務(wù)器等高端領(lǐng)域。
　　Socker 370
　　Intel為賽揚(yáng)系列而設(shè)計(jì)的CPU插座，成本較低。支持VRM8.1規(guī)格，核心電壓2.0V。
　　Socker 370 II
　　Intel為Pentium III Coppermine和Celeron II設(shè)計(jì)的，支持VRM8.4規(guī)格，核心電壓1.6V。
　　Slot A
　　AMD公司為K7系列CPU定做的，外形與Slot 1差不多。
　　Socket A
　　AMD專用CPU插座，462針腳。
　　Socker 423
　　Intel專用在第一代奔騰IV處理器插座。
　　Socket 478
　　Willamette內(nèi)核奔騰IV專用CPU插座。
　　Speedstep
　　Intel公司為便攜式CPU而開發(fā)的一種節(jié)能技術(shù)，它可以調(diào)節(jié)CPU的工作電壓和核心頻率。在外接電源時(shí)，CPU可全速工作，當(dāng)使用電池時(shí)，會(huì)調(diào)節(jié)核心頻率和核心電壓。
　　TCP（Tape Carrier Package）
　　薄膜封裝，發(fā)熱小。
　　TLBs（Translate Look side Buffers）
　　翻譯旁視緩沖器。
　　VLIW（Very Long Instruction Word）
　　超長指令字。
　　WHQL（Microsoft Windows Hardware Quality Lab）
　　微軟公司視窗硬件質(zhì)量實(shí)驗(yàn)室。
　　X86-64
由AMD公司設(shè)計(jì)，可以在同一時(shí)間內(nèi)處理64位的整數(shù)運(yùn)算，并兼容于X86-32架構(gòu)。其中支持64位邏輯定址，同時(shí)提供轉(zhuǎn)換為32位定址的選項(xiàng)；數(shù)據(jù) 操作指令默認(rèn)為32位和8位，提供轉(zhuǎn)換成64位和16位的選項(xiàng)；支持常規(guī)用途寄存器，如果是32位運(yùn)算操作，就要將結(jié)果擴(kuò)展成完整的64位。這樣，指令中 有"直接執(zhí)行"和"轉(zhuǎn)換執(zhí)行"的區(qū)別，其指令字段是8位或32位，可以避免字段過長。
　　倍頻
　　原先并沒有倍頻概念，CPU的主頻和系 統(tǒng)總線的速度是一樣的，但CPU的速度越來越快，倍頻技術(shù)也就應(yīng)運(yùn)而生。它可使系統(tǒng)總線工作在相對(duì)較低的頻率上，而CPU速度可以通過倍頻來無限提升。那 么CPU主頻的計(jì)算方式變?yōu)椋褐黝l=外頻×倍頻。倍頻也就是指CPU和系統(tǒng)總線之間相差的倍數(shù)，當(dāng)外頻不變時(shí)，提高倍頻，CPU主頻也就會(huì)相應(yīng)提高。
　　并行多線程處理器（SMT：Simultaneous Multi Threading processor）
　　有多個(gè)程序計(jì)數(shù)器，多條命令執(zhí)行流水線，是一種多個(gè)任務(wù)同時(shí)在一個(gè)處理器中執(zhí)行的體系架構(gòu)。他可提高處理器資源的利用率，不同任務(wù)的命令串沒有依存關(guān)系，同時(shí)執(zhí)行就可避免處理器運(yùn)算單元等資源的閑置。
　　超標(biāo)量流水線
　　指在一個(gè)時(shí)鐘周期內(nèi)一條流水線可執(zhí)行一條以上的指令。一條指令分為十幾段指令來由不同電路單元完成。
　　超長指令字（VLIW：Very Long Instruction Word）
　　新一代指令集，字長高達(dá)128位，運(yùn)行速度成倍增加。它還繼承了RISC指令集結(jié)構(gòu)上的優(yōu)勢(shì)，可使CPU以較少的晶體管數(shù)達(dá)到很高的代碼運(yùn)行效率。由于它是按序執(zhí)行，節(jié)省了為亂序執(zhí)行而必須的晶體管開銷、減少晶體管數(shù)、降低功耗和發(fā)熱量。
　　單指令多數(shù)據(jù)流并行處理結(jié)構(gòu)（SIMD：Single Instruction Multiple Data）
　　可用一個(gè)指令并行處理多個(gè)數(shù)據(jù)，縮短在處理視頻、音頻、圖形、動(dòng)畫時(shí)循環(huán)運(yùn)算時(shí)間。
　　地址總線寬度
　　簡(jiǎn)單的說是CPU能使用多大容量的內(nèi)存，可以進(jìn)行讀取數(shù)據(jù)的物理地址空間。
　　非相關(guān)緩存
　　毒龍CPU中所采用的技術(shù)，是指在CPU二級(jí)緩存中不包含一級(jí)緩存中所有數(shù)據(jù)的副本，一級(jí)緩存為64KB，二級(jí)緩存為64KB，共有緩存容量為192KB。
　　分枝技術(shù)（branch）
　　指令進(jìn)行運(yùn)算時(shí)需要等待結(jié)果，一般無條件分枝只需要按指令順序執(zhí)行，而條件分枝必須根據(jù)處理后的結(jié)果，再?zèng)Q定是否按原先順序進(jìn)行。
　　分枝預(yù)測(cè)（branch prediction）
由于條件分枝必須根據(jù)等待處理后的結(jié)果再執(zhí)行，這樣有些電路單元處于空閑等待狀態(tài)，出現(xiàn)時(shí)鐘周期的滯留延長。如果能預(yù)測(cè)得到分枝執(zhí)行結(jié)果，那么就可提前 執(zhí)行相應(yīng)的指令，提高CPU運(yùn)算速度，這就是分枝預(yù)測(cè)技術(shù)。但如果分枝預(yù)測(cè)結(jié)果錯(cuò)誤，那么就得將已經(jīng)預(yù)測(cè)結(jié)果的指令全部清除，重新執(zhí)行正確的指令，這樣反 而比不進(jìn)行分枝預(yù)測(cè)來得快，所以分支預(yù)測(cè)技術(shù)的準(zhǔn)確性至關(guān)重要。
　　高速互斥緩存（mutually exclusive）
　　是指在二級(jí)緩存中不包含一級(jí)緩存中出現(xiàn)過的指令和數(shù)據(jù)流，兩者完全獨(dú)立運(yùn)行，這樣可以提高數(shù)據(jù)讀取效能，避免占用有限的緩存空間。
　　高級(jí)轉(zhuǎn)移緩存（ATC：Advanced Transfer Cache）
　　CPU內(nèi)核繼承、低反應(yīng)時(shí)間、多路聯(lián)合、并行處理二級(jí)緩存架構(gòu)。它將處理器內(nèi)部填充緩存的數(shù)量增加，保證CPU能獲得更低的反應(yīng)時(shí)間，增加數(shù)據(jù)的流量。
　　工作電壓
是指CPU正常工作所需的電壓，提高工作電壓，可以加強(qiáng)CPU內(nèi)部信號(hào)，增加CPU的穩(wěn)定性能。但會(huì)導(dǎo)致CPU的發(fā)熱問題，CPU發(fā)熱將改變CPU的化 學(xué)性質(zhì)，降低CPU的壽命。早期CPU工作電壓為5V，隨著制造工藝與主頻的提高，CPU的工作電壓有著很大的變化，PIIICPU的電壓為1.7V，解 決了CPU發(fā)熱過高的問題。
　　緩存（cache）
　　CPU進(jìn)行處理的數(shù)據(jù)信息多是從內(nèi)存中調(diào)取的，但CPU的運(yùn)算速度要比內(nèi)存快得多，為此在傳輸過程中放置一存儲(chǔ)器，存儲(chǔ)CPU經(jīng)常使用的數(shù)據(jù)和指令，這樣可以提高數(shù)據(jù)傳輸速度?？煞忠患?jí)緩存和二級(jí)緩存。
　　回寫高速緩存（write back）
　　它對(duì)讀和寫操作均有效，速度較快。而采用寫通（Write-through）結(jié)構(gòu)的高速緩存，僅對(duì)讀操作有效。
　　擴(kuò)展總線速度（expansion-bus speed）
　　是指CPU與擴(kuò)展設(shè)備之間的數(shù)據(jù)傳輸速度。擴(kuò)展總線是CPU與外部設(shè)備的橋梁。
　　聯(lián)合并行處理二級(jí)緩存（set-associative）
將二級(jí)緩存劃分為不同的片段，在每一片段中包含許多緩存線。在CPU對(duì)系統(tǒng)內(nèi)存數(shù)據(jù)訪問中，除了可在系統(tǒng)內(nèi)存片段中得到一根緩存線，還可在二級(jí)緩存中得 到不同緩存線，大大加速CPU讀取數(shù)據(jù)的速度，還可增強(qiáng)數(shù)據(jù)的尋址能力，減少CPU的運(yùn)算執(zhí)行時(shí)間。新賽揚(yáng)CPU中采用4路聯(lián)合并行處理的二級(jí)緩存架構(gòu)， 而毒龍CPU采用的是16路聯(lián)合并行處理的二級(jí)緩存架構(gòu)。
　　流水線
　　在Intel486中開始使用，它的工作方式就象工業(yè)生產(chǎn)上的裝 配流水線，由5-6個(gè)不同功能的電路單元（指令、譯碼、發(fā)生地址、執(zhí)行指令和數(shù)據(jù)回寫等單元）組成一條指令處理流水線，將一條X86指令分為幾段由這些電 路單元分別執(zhí)行，這樣在一個(gè)時(shí)鐘周期內(nèi)完成一條指令，可以提高CPU的運(yùn)算速度。進(jìn)入奔騰，在CPU內(nèi)設(shè)置兩條各自獨(dú)立電路單元的流水線，可通過這兩條流 水線來同時(shí)執(zhí)行兩條命令，達(dá)到在一個(gè)時(shí)鐘周期內(nèi)完成兩條指令。
　　亂序執(zhí)行（out-of-order execution）
　　是指 CPU允許將多條指令不按程序規(guī)定的順序分開發(fā)送給各相應(yīng)電路單元處理的技術(shù)。這樣將根據(jù)各電路單元的狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提 前執(zhí)行的指令立即發(fā)送給相應(yīng)電路單元執(zhí)行，在這期間不按規(guī)定順序執(zhí)行指令，然后由重新排列單元將各執(zhí)行單元結(jié)果按指令順序重新排列。
　　內(nèi)存總線速度（memory-bus speed）
　　是指CPU與二級(jí)（L2）高速緩存和內(nèi)存之間數(shù)據(jù)交流的速度。
　　二級(jí)緩存
即L2 Cache。由于L1級(jí)高速緩存容量的限制，為了再次提高CPU的運(yùn)算速度，在CPU外部放置一高速存儲(chǔ)器，即二級(jí)緩存。工作主頻比較靈活，可與CPU同 頻，也可不同。CPU在讀取數(shù)據(jù)時(shí)，先在L1中尋找，再從L2尋找，然后是內(nèi)存，最后是外存儲(chǔ)器。所以L2對(duì)系統(tǒng)的影響也不容忽視。
　　雙獨(dú)立總線結(jié)構(gòu)（GTL+）
　　這種結(jié)構(gòu)可以使整個(gè)系統(tǒng)速度得到很大的提高。一條總線負(fù)責(zé)系統(tǒng)內(nèi)存，另一條連接二級(jí)緩存。ALPHA EV6切換式總線：多線程處理的點(diǎn)到點(diǎn)拓?fù)浣Y(jié)構(gòu)?？偩€帶寬達(dá)到4.2GB/s，具有強(qiáng)大的處理能力。
　　數(shù)據(jù)總線寬度
　　數(shù)據(jù)總線負(fù)責(zé)整個(gè)系統(tǒng)的數(shù)據(jù)流量的大小，而數(shù)據(jù)總線寬度則決定了CPU與二級(jí)高速緩存、內(nèi)存以及輸入/輸出設(shè)備之間一次數(shù)據(jù)傳輸?shù)男畔⒘俊?br>　　生產(chǎn)工藝
在生產(chǎn)CPU過程中，要加工各種電路和電子元件，制造導(dǎo)線連接各個(gè)元器件。其生產(chǎn)的精度以微米來表示，精度越高，生產(chǎn)工藝越先進(jìn)。在同樣的材料中可以制 造更多的電子元件，連接線也越細(xì)，越能提高CPU的集成度，CPU的功耗也就越小。這樣CPU的主頻也就可提高，在0.25微米下的生產(chǎn)工藝最高可以達(dá)到 600MHz的頻率，而0.18微米的生產(chǎn)工藝CPU可達(dá)到G赫茲的水平以上。
　　推測(cè)執(zhí)行（speculation execution）
　　在分枝預(yù)測(cè)進(jìn)行預(yù)測(cè)結(jié)果后所進(jìn)行的處理就稱為推測(cè)執(zhí)行。
　　位
　　計(jì)算機(jī)的運(yùn)算單位，在數(shù)字運(yùn)算中采用二進(jìn)制，"0"和"1"，在CPU中都是一位。
　　外頻
　　即系統(tǒng)總線，CPU與周邊設(shè)備傳輸數(shù)據(jù)的頻率，具體是指CPU到芯片組之間的總線速度。
　　相關(guān)緩存架構(gòu)
　　新賽揚(yáng)CPU中采用的技術(shù)。在二級(jí)緩存中包含一級(jí)緩存數(shù)據(jù)的副本，一級(jí)緩存為32KB，二級(jí)緩存為128KB，實(shí)際為96KB二級(jí)緩存。
　　顯性并行指令計(jì)算（EPIC：Explicitly Parallel Instruction Computing）
下一代指令集架構(gòu)。IA-64指令系統(tǒng)的統(tǒng)稱。集成RISC和VLIW各自的優(yōu)勢(shì)技術(shù)，指令字長為128位，包含三個(gè)40位的指令和一個(gè)8位的模板代 碼。每個(gè)指令分為多個(gè)獨(dú)立的操作字段，每個(gè)字段可分別控制各個(gè)功能部件并行工作，而模板中包含各指令間并行處理的信息，依據(jù)模板代碼信息，可同時(shí)在不同的 執(zhí)行單元中執(zhí)行三條沒有相關(guān)性的指令，控制并行處理關(guān)系，提高并行處理能力。
　　向下兼容
　　就是在原來CPU基礎(chǔ)上進(jìn)行開發(fā)新型CPU，在此基礎(chǔ)上增加了新的指令，沒有改變?cè)蠧PU內(nèi)部基本指令代碼集，可以不做任何變動(dòng)地繼續(xù)運(yùn)行基于老式CPU的軟件。
　　一級(jí)緩存
即L1 Cache。集成在CPU內(nèi)部中，用于CPU在處理數(shù)據(jù)過程中數(shù)據(jù)的暫時(shí)保存。由于緩存指令和數(shù)據(jù)與CPU同頻工作，L1級(jí)高速緩存緩存的容量越大，存儲(chǔ) 信息越多，可減少CPU與內(nèi)存之間的數(shù)據(jù)交換次數(shù)，提高CPU的運(yùn)算效率。但因高速緩沖存儲(chǔ)器均由靜態(tài)RAM組成，結(jié)構(gòu)較復(fù)雜，在有限的CPU芯片面積 上，L1級(jí)高速緩存的容量不可能做得太大。
　　因特網(wǎng)數(shù)據(jù)流單指令序列擴(kuò)展（SSE：Streaming SIMD Extensions）
　　是對(duì)MMX指令的擴(kuò)展和改進(jìn)。在MMX基礎(chǔ)上添加到70條指令，加強(qiáng)CPU處理3D網(wǎng)頁和其它音、象信息技術(shù)處理的能力。但CPU所具有的特殊擴(kuò)展指令集，需要應(yīng)用程序的相應(yīng)支持下才能發(fā)揮作用。
　　追蹤緩存（trace cache）
　　在奔騰IV一級(jí)緩存中，一般一級(jí)緩存中的指令緩存都是即時(shí)解碼：而追蹤緩存無需每次都進(jìn)行解碼指令，直接做解碼，這些指令稱為微指令（micro-ops），12K容量能存儲(chǔ)12000個(gè)微指令。
　　轉(zhuǎn)接卡
　　簡(jiǎn)單的說，就是在主板上本來不能用的，通過轉(zhuǎn)接卡轉(zhuǎn)換為可以使用的。但轉(zhuǎn)接卡與主板的內(nèi)部特性應(yīng)一樣，通過改變個(gè)別識(shí)別信號(hào)腳來達(dá)到二者一致。有些還提供頻率調(diào)整和電壓調(diào)整。例如：Solt 1轉(zhuǎn)換Socker 370的轉(zhuǎn)接卡。
　　主頻
　　CPU內(nèi)部的時(shí)鐘頻率，是CPU進(jìn)行運(yùn)算時(shí)的工作頻率。一般來說，主頻越高，一個(gè)時(shí)鐘周期里完成的指令數(shù)也越多，CPU的運(yùn)算速度也就越快。但由于內(nèi)部結(jié)構(gòu)不同，并非所有時(shí)鐘頻率相同的CPU性能都一樣。
　　字節(jié)
　　通常將可表示常用英文字符8位二進(jìn)制稱為一字節(jié)。
　　字長
　　在同一時(shí)間中處理二進(jìn)制數(shù)的位數(shù)叫字長。通常稱處理字長為8位數(shù)據(jù)的CPU叫8位CPU，32位CPU就是在同一時(shí)間內(nèi)處理字長為32位的二進(jìn)制數(shù)據(jù)的CPU。