夏　牧

    [摘要] :初步探討了寬帶 A/ D變換、數字中頻處理和高速 DSP等現(xiàn)代數字信號處理技術在軟件無線電中的應用 ,根據器件的技術水平給出了具體的實現(xiàn)框圖。
    [關鍵詞] :軟件無線電 ;數字信號處理 ; A/ D變換 ; DSP;數字下變頻

0　引　言 

    軟件無線電 (Software Radio)是近幾年才提出的一種新的無線通信體系結構 ,其基本思想是把硬件作為無線通信的基本平臺 ,而把盡可能多的無線通信功能用軟件來實現(xiàn)。
從軟件無線電的技術實現(xiàn)來看 ,核心是在數字領域通過軟件來實現(xiàn)各種無線通信功能。因此 ,決定性的步驟就在于將 A/ D, D/A變換器盡量向射頻端靠攏 ,從目前的技術發(fā)展水平來看 ,應用寬帶或多頻段天線 ,將整個中頻頻段作 A/ D變換 ,中頻之后的整個處理都用通用可編程數字器件和軟件來實現(xiàn) ,原理如圖 1所示。
    可看出 :這樣一個系統(tǒng)中 ,數字信號處理部分是非常關鍵的 ,這就對高速 A/ D變換器 ,高速 DSP和數字中頻處理以及 CPU等從設計到實現(xiàn)等諸環(huán)節(jié)都提出了很高要求 ,下面分別討論。

1　A/ D部分

    軟件無線電接收的射頻信號經射頻前端的處理后 ,變成寬帶中頻信號。從現(xiàn)有的技術和器件水平來看 ,只能在中頻對模擬射頻信號進行量化處理 ,使之成為數字信號 ,這樣一來 ,對 A/ D變換器的要求主要是采樣速率和采樣位數。
    采樣速率主要由信號帶寬決定 , 2倍于信號帶寬的采樣速率只有理論意義 ,一般實用中至少應大于 2 . 5倍的信號帶寬。采樣速率高 ,會帶來額外的信噪比增益 ,參考文獻 [1 ]中指出 :SNR =6.0 2 B+1 . 76+1 0 lg(fs/ 2 fmax) ,其中 :fs是采樣速率 , B是量化比特位數 , fmax為信號的最高頻率?？梢娫?B一定的情況下 , fs每增加一倍 ,能帶來 3 d B的 SNB增益。當然 fs也不能太高 ,因為還必須考慮到采樣后系統(tǒng)和 A/ D變換器的處理能力。 A/ D變換器的位數則必須滿足一定的動態(tài)范圍要求及數字處理部分的精度要求 ,表 1給出了目前用于通信領域的幾種 A/ D轉換器的主要技術指標 ,從中可以看出 :一般 80 d B的動態(tài)范圍 ,分辨率不小于 1 2位。

    軟件無線電在中頻段對信號進行 A/ D轉換 ,要求動態(tài)范圍應在 60～ 80 d B之間 ,因此 , AD90 42和 AD6640比較合適 ,它們在寬帶接收機中的典型應用如圖 2所示。

   AD6640是為寬帶和多信道數字無線接收機而推出的 1 2 bit中頻快速采樣 ADC,其溫度范圍為 -40～ 1 85℃。
    AD6640的高采樣速率為“軟件無線電”提供了新的機遇 ,采用一個 ADC將整個輸入頻段內的信號數字化 ,使設計者能夠用一個寬帶、多信道采樣器來取代多個模擬前端。AD6640的應用范圍十分廣泛 ,從 CDMA, GSM及第 3代移動通信系統(tǒng)蜂窩 / PCS基站接收機到 GPS抗干擾接收機 ,相位陣接收機和其它類型的話音和數字通信接收機都可采用 AD6640芯片作為 ADC。
    D6640芯片可提供高達 65MSPS的采樣速率 , 80 d B的 SF-DR,它的所有差分模擬輸入階段具有 3 0 0 MHz輸入帶寬特征 ,直接采樣的中頻頻率可高達 70 MHz(多信道時 )和 2 0 0 MHz(單道信時 )。

   AD6640的功能模塊圖如圖 3所示。由圖 3可以看出 ADC所有需要的功能 ,包括輸入緩沖 ,跟蹤保持放大 ,數字糾錯以及 2 . 4V參考電壓都由芯片來提供。

　　采用 AD6640芯片作為一個典型寬帶無線接收機的 ADC將簡化接收機子系統(tǒng)的設計。其模塊圖如圖 4所示。該模塊包括寬帶IF濾波、放大、ADC、鎖定、分信道和 DSP接口。

2　數字下變頻部分

    數字下變頻 (DDC)是 A/ D變換后首先要完成的處理工作 ,包括數字下變頻、濾波和二次采樣。一般認為要進行較好的濾波處理 ,需要每采樣點 1 0 0次操作 ,對于一個系統(tǒng)帶寬為 1 0 MHz的系統(tǒng) ,采樣率大于 2 5MHz,這就需要 2 50 0 MIPS的運算能力 ,即使用并行處理算法 ,也需要多個高性能 DSP。從現(xiàn)有關于軟件無線電的文獻中 ,都認為以現(xiàn)有 DSP的水平 ,將這部分工作交由專用可編程芯片來完成是合適的 ,如美國“Speakeasy”軟件無線電中使用 Harris公司的 DDC芯片 HSP50 0 1 6。
    HSP50 0 1 6的最大輸入速率為 52 MSPS, 1 6bit數據輸入 ,能提供大于 1 0 2 d B的無失真動態(tài)范圍 (SFDR) ,通帶波紋小于 0 . 0 4d B,阻帶衰減大于 1 0 4d B,二次采樣率從 64～ 1 3 1 0 72 ,能方便地通過改變各種控制參數來改變信道的中心頻率、帶寬和二次采樣率 ,圖 5給出了 HSP50 0 1 6的結構框圖。

    HSP50016用于下變頻的頻譜原理見圖 6,設 DDC的輸入信號為 X(n) =cos(ωkn) ,正交正弦信號發(fā)生器的信號為 e- jωcn ,則
相乘結果為 :
U(n) =X (n) . e- jωcn =X (n) [cos(ωcn) -jsin(ωcn) ]=12 [cos(ωk-ωc) n +cos(ωk +ωc) n]-12 j[sin(ωk +ωc) n -sin(ωk -ωc) n]
   低通濾波后 ,

W(n) =12 [cos(ωk-ωc) n +jsin(ωk -ωc) n]

　　用 HSP50 0 1 6實現(xiàn)的下變頻電路如圖 7所示。圖中A/ D輸出的 1 2位數據接至DDC的高 1 2位 (即 DATA1 5～ 4) , DATA3～ 0接地。表 2給出了這種應用的控制字設置 ,此時抽取率為 64,無測試功能 ,故控制字 CW0和 CW7全為 0。

    目前 , Harris公司推出了性能更加優(yōu)越的 HSP50214作為DDC,見文獻 [3 ],這里不再贅述。

3　高速 DSP部分

    經過 DDC后信號一般為 1 0 k Hz至數 1 0 k Hz的窄帶有用信號 ,這時用高速 DSP可以完成調制 /解調、編 /解碼、加 /解密、擴頻/解擴頻等處理。高速 DSP部分可采用目前先進的共享存貯器方式的并行多處理器結構 ,如 TI公司的多芯片模塊 (MCM) ,它以 4
片 TMS3 2 0 C40為核心 ,性能達到每秒 2億次 MFL OPS、每秒 1 1億次 GOPS和每秒 3億字節(jié)的 I/ O,整個模塊有 4MB全局SRAM、每片 C40還擁有 1 MB局部 SRAM和 3 2 KB的局部 E-PROM,單片 C40與其自己的全局 SRAM以 0等待周期傳送數據 ,與其它全局共享 SRAM傳送數據要有 1個等待周期 ,與自己的 EPROM傳送數據則需要 3個等待周期?，F(xiàn)在 TI公司又推出了性能更為優(yōu)越的 TMS3 2 0 C6X系列。

    根據參考文獻 [4],由 4片 TMS3 2 0 C40組成的多芯片模塊與主計算機 XDS-51 0及與 VME總線的聯(lián)接如圖 8所示。

4　軟件無線電的硬件平臺

    軟件無線電對硬件平臺的要求是通用性好、可靠性高 ,一個高度靈活的寬帶軟件無線電硬件平臺 ,應把先進的路由技術和 DSP系統(tǒng)技術融入硬件的設計之中 ,高速的轉接單元允許數字信號與DSP有任意的對應關系 ,這樣 ,多個通道的數據可以集中起來送進一個處理器 ,也可以令一個通道的數據發(fā)送到多個處理器 ,由于傳送 ,接收信號的路由是任意可變的 ,設計人員可在同一平臺上方便地設計出符合各種通信規(guī)程協(xié)議和多種工作波形的通信系統(tǒng)。圖 9為一個單信道系統(tǒng) ,系統(tǒng)由分立的 CPCI或 VME總線的DSP模塊、數字收發(fā)板、網絡接口卡、高速轉接單元和軟件組成。

4. 1　網絡接口
    本模塊提供了與外部系統(tǒng)的通信方式 ,接口可以是 T1 / E1之類的標準接口 ,也可以是一個用戶自定義的接口。

4. 2　處理器模塊
處理器模塊如圖 1 0所示 ,采用 4個通用 C6X甚長指令字(VLIW) DSP,每個 DSP有最多 1 6MB一等待同步動態(tài)存儲器(SDRAM)和 51 2 KB零等待同步簇發(fā)靜態(tài)存儲器 (SBSRAM) , 4
個 C6X能提供 6. 4GIPS的處理能力。每個 C6X的主機接口聯(lián)至一個高度集成化的接口 ,這個接口包括一個總線橋 ,允許 DSP與本地或主機 PCI總線上的資源之間數據高效地傳輸。 PCI/ PCI橋作為中斷信號發(fā)生器和 DMA,支持主機控制數據傳輸。 MPC860 Power QUICC處理器則用于實時板上控制、信令和管理。

4. 3　數字收發(fā)器模塊
    該模塊是一個全雙工寬帶數字收發(fā)器 ,如圖 1 1所示 ,與處理器模塊組合可以構成一個軟件無線電方案 ,能支持包括 AMPS,TDMA, GSM和 CDMA等各種無線通信協(xié)議。
    該模塊與處理器模塊聯(lián)接 ,收發(fā)的數據、控制狀態(tài)字等均映象到處理器模塊的存貯空間中 , DSP可以完全控制該模塊 ,帶有的軟件庫可以用于配置、控制該模塊 ,完成數字收發(fā)功能 ,該軟件庫還提供用于該模塊與 DSP通信的驅動程序。
    該模塊將 70 MHz的中頻信號欠采樣并數字化 , Harris的HSP50 2 1 4數字接收芯片通過數字方式將此信號移到基帶并濾波、抽取 ,得到采樣率降低后的基帶 I& Q信號 ,這個基帶數字信號經 PMC接口傳送到 DSP處理器模塊作進一步處理。
    發(fā)送數據方式與上述的接收方式剛好相反 , Harris的HSP50 2 1 5數字發(fā)送器將處理器模塊送來的數字信號上變頻到1 0 MHz中頻 ,并通過 DAC轉化為模擬信號 ,經濾波后再調制到70 MHz中頻上。

4. 4　軟件
    應用軟件無線電的通用開發(fā)平臺 ,要求能有一套完備的軟件來支持。為此 ,軟件無線電的軟件應支持各硬件模塊的控制 ,支持各種 DSP芯片以及主機平臺和高級開發(fā)工具 ,可以用于開發(fā)標準和非標準的通信協(xié)議。這些軟件一般應包括 :

1系統(tǒng)軟件 (高層 )
  · Framework Architecture for computing Telephony(FACT) ;
  · Digital Transceiver Configuration;
  · High speed switching Fabric Manager.

2板組軟件 (低層 )
  · Bout code, Board Support L ibraries;
  · Drivers.

5　結束語

    軟件無線電很有可能成為繼模擬通信到數字通信和固定通信到移動通信之后 ,無線通信領域的第 3次革命 ,國外近幾年正在加緊研究 ,我國也將軟件無線電列入“863”通信高科技項目中 ,也在積極開展研究。但這是一個中長期研究項目 ,需要將許多技術 (并行 DSP處理、總線 I/ O技術和軟件技術等 )綜合起來 ,要有很強的綜合實力。